十进制加减法数字电路课程规划设计报告.docVIP

\ 设计名称：设计一个一位十进制加减法器 设计内容： 1、0-9十个字符和“+”“-”分别对应一个按键，用于数据输入。2、用一个开关控制加减法器的开关状态。 3、要求在数码显示管上显示结果。 设计目的与要求： 1、学习数字逻辑等电路设计方法，熟知加减法器、编码器、译码显示的工作原理及特点； 2、培养勤奋认真、分析故障和解决问题的能力。 设计环境或器材、原理与说明： TT器74LS283 TT器74LS283引脚图 器材：74LS283或者4008， 4个异或门（一片74LS86）（减法）；74LS08，3输入或门（加法） 设计原理: 加法运算电路显示所置入的两个一位十进制数 加法运算电路 显示所置入的两个一位十进制数 译码显示计算结果 译码显示计算结果 开关选择运算方式置数 开关选择运算方式 置数 减法运算电路 减法运算电路 图1二进制加减运算原理框图 分析：如图1所示，第一步置入两个四位二进制数（要求置入的数小于1010），如（1001）2和（0111）2，同时在两个七段译码显示器上显示出对应的十进制数9和7；第二步通过开关选择运算方式加或者减；第三步，若选择加运算方式，所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。 设计过程（步骤）或程序代码： 实验电路： 1:减法电路的实现： （1）：原理：如图1所示（如下），该电路功能为计算A-B。若n位二进制原码为N原，则与它相对应的补码为N补=2n-N原，补码与反码的关系式为N补=N反+1， A-B=A+B补-2n=A+B反+1-2n (2)：因为B eq \o\ac(○,+)1= B非，B eq \o\ac(○,+)0=B，所以通过异或门74LS86对输入的数B求其反码，并将进位输入端接逻辑1以实现加1，由此求得B的补码。加法器相加的结果为： A+B反+1， (3)：由于2n=24=(10000)2,相加结果与相2n减只能由加法器进位输出信号完成。当进位输出信号为1时，它与2n的差为0；当进位输出信号为0时，它与2n差值为1，同时还要发出借位信号。因为设计要求被减数大于或等于减数，所以所得的差值就是A-B差的原码，借位信号为0。 图1：减法运算电路 2：加法电路的实现如下： （1）加法原理: 1. 通过开关S2——S9接不同的高低电平来控制输入端所置的两个一位十进制数，译码显示器U13和U15分别显示所置入的两个数。数A直接置入四位超前进位加法器74LS283的A4——A1端，74LS283的B4——B1端接四个2输入异或门。四个2输入异或门的一输入端同时接到开关S1上，另一输入端分别接开关S6——S9，通过开关S6——S9控制数B的输入。 2. 当开关S1接低电平时，B与0异或的结果为B，通过加法器74LS283完成两个数A和B的相加。 3. 由于译码显示器只能显示0——9，所以当A+B9时不能显示，我们在此用另一片芯片74LS283完成二进制码与8421BCD码的转换，即S9（1001）时加上6（0110），产生的进位信号送入译码器U10来显示结果的十位，U11显示结果的个位 (2)加法电路的实现: 用两片4位全加器74LS83和门电路设计一位8421BCD码加法器 1. 由于一位8421BCD数A加一位数B有0到18这十九种结果。而且由于显示的关系 2. 当大于9的时候要加六转换才能正常显示，所以设计的时候有如下的真值表： CO S3 S2 S1 S0 Y 数的大小 8 4 2 1 0 0 0 0 0 0 0 没有超过9 0 0 0 0 1 0 1 0 0 0 1 0 0 2 0 0 0 1 1 0 3 0 0 1 0 0 0 4 0 0 1 0 1 0 5 0 0 1 1 0 0 6 0 0 1 1 1 0 7 0 1 0 0 0 0 8 0 1 0 0 1 0 9 0 1 0 1 0 1 10 需要转换 0 1 0 1 1 1 11 0 1 1 0 0 1 12 0 1 1 0 1 1 13 0 1 1 1 0 1 14 0 1 1 1 1 1 15 1 0 0 0 0 0 16 1 0 0 0 1 0 17 1 0 0 1 0 0 18 1 0 0 1 1 0 19 无关项 1 0 1 0 0 0 20 1 0 1 0 1 0 21 1 0 1 1 0 0 22 1 0 1 1 1 0 23 1 1 0 0 0 0 24 1 1 0 0 1 0 25 1 1 0 1 0 1 26 1 1 0 1 1 1 27 1 1 1 0 0 1 28 1 1 1 0 1 1 29 1 1 1 1 0 1 30 1 1 1 1 1 1