锁相环原理与应用实验.docxVIP

厦门大学电子工程系 课程设计说明书 题 目—锁相环原理与应用实验 专 业 通信工程 学生姓名 陈杨龙 2011年7月21日 一、实验原理 一、锁相环基本组成 一个典型的锁相环（PLL）系统，是由鉴相器（PD）,压控荡器（VCO）和低通滤 波器（LPF）三个基本电路组成 Ud = Kd ( 0 Ud = Kd ( 0 i - 0 o) UF = Ud F (s) Uo 二.鉴相器（PD） Ud = Kd M 6 Kd为鉴相灵敏度 三?压控振荡器（ 三?压控振荡器（VCO） (P2) 3。（t）二 3曲 + Ko 山（t） Ko——VCO控制特性曲线的斜率，常称为VCO的控制灵皱度，或称压控灵皱度。 四、环路滤波器 这里仅讨论无源比例积分滤波器 其传递函数为： 勺）+ 1 式中：T 1 = KI c T 2 = R2 C R1 R2 Ui C ― 五、锁相环的同步和捕捉： 同步状态：锁相环的输出频率（或VCO的频率）3。能跟踪输入频率5的工作状 态，称为同步状态（或锁定状态）。 同步带：在锁相环保持同步的条件下，输入频率5的最大变化范围，称为同步 带宽，用43“表示。超出此范围，环路则失锁。 捕捉带：失锁时，如果从两个方向设法改变3“使5向3。靠拢，进 W Ao0 =（5—叽）当厶3。小到某一数值时，环路则从失锁进入锁定状 o 1、实验内容 实验一、PLL参数测试 二、同步带，捕捉带的测量 实验中测出:fmi =127. 29KHZ, f1IL =2. 78KHZ, f? =93. 81KHZ, fPL =51. 77KHZ 由此可算得： △ fH 二127. 29-2. 78=124. 51KHE, △ fH =93. 81-51. 77=42. 04KHZ。 实验二、PLL应用实验 一）1KHZ标准信号源制作 用CMOS与非门和4M晶体组成4MHz振荡器，如图16。图中Rf使 F1工作于线性放大区。晶体的等效电感，Cl、C2构成谐振冋路。C1、 C2可利用器件的分布电容不另接。 Fl、F2、F3 使用 CD4069o 2?测量并画出QI, Q2、Q3、Q4及 CP之间的相位关系图。 输入的CP 输入的CP信号（必须为CMOS信号）； 用示波器的频道2调整到下降沿触发状态，固定测Q4,以英为示波器的同步触发源 频道1分别测试其他信号CP,Q1,Q2,Q3,它们的波形如下： 1, 2, 3, 0 1 2 3 4 5 6 7 8 9 10 CP I I 1 n 1 1 1 1 1 1 1 1 L_rn_i_L_r ~L_rn 1 1 1 01 1 1 1 1 i i i i 1 1 02 1 1 i i Q3 1 i 3、根据上面测出的4518的波形图，用二片CD4518 （共4个计数器）组成一个 4000分频器，也就是一个四分频器，三个十分频器，这样就可把4MHz的品振信 号变成lKHz的标准信号。 400分频输出4MHz 400分频输出 4MHz 4分频输岀 二)、用一片CD4017作分频器组成2-9KHZ频率合成器 1、 用示波器测试4017(十进制计数分配器)功能。测量时应固定一个通道测“0”， 并以该信号上升沿作为示波器的同步触发源。测量并画出4017的 “9”输出端信号相对CP信号的波形。理解4017的工作原理。 2、 将CP (14)作输入端，“0” (3)作输出端，R(15)分别接“2”、“3”，…“9” 则4017就成为二、三,???“九”等分频器，理解其工作原理。将上述4017组成 的分频器代入图15中的1/N分频器，就组成2——9KHZ频率合成器。如图15波 形如下： 则4017就成为二、三，???“九”等分频器，理解其工作原理。将上述4017组成 的分频器代入图中的 则4017就成为二、三，???“九”等分频器，理解其工作原理。将上述4017组成 的分频器代入图中的1/N分频器，就组成2—一9KHZ频率合成器。 图15 三)拨盘开关式1—999KHZ频率合成器 1、单片CD4522频率合成器。单片4522分频器，如图16 实验步骤：如图16连好，让拨盘 开关分别为 1、单片CD4522频率合成器。 单片4522分频器，如图16 实验步骤：如图16连好，让拨盘 开关分别为1, 2,……9,用示 波器观察CP (6)和QC(12)的波形。 单片CD4522频率合成器 用图16电路代替图15中 4017部分,组成1 -9KHz 频率合成器 100K 9V 9v 4 A 2 些 15 14 13 12 11 10 9 J 4522 1 2 3 4 5 6 7 8 I (X)K l(X)K 拨 盘 开 关 2、用三片4522组成1——999HHZ频率合成器 如图17,最终应做到拨盘开关的数值是多少，VC0输