第二章Verilog语法基础.PDFVIP

南京米联电子科技有限公司 XilinxFPGA开发板教程-开发环境建立 第二章 Verilog语法基础 2.1Verilog HDL 代码规范 规范的代码风格，可以让程序更容易阅读和维护。  文档管理 合理的文档管理也是程序代码规范的重要组成部分 以上图片中可以看出RGMII_UDP_TEST是我们的工程文件夹，在这个工程文件夹下有三个文 件夹分别为 DOC文件夹、RGMII_UDP_TEST文件夹、SRC文件夹。 DOC文件夹：用来放一些我们开发过程中用到的数据手册，参考资料，开发笔记等、 RGMII_UDP_TEST文件夹 放 ISE工程文件，ISE工程文件比较乱，单独放在一个文件夹有利 于管理起来更加方便。 SRC文件夹：放源代码 打开 SRC文件夹，可以看到里面还有几个文件夹，这些文件夹是用来管理源程序的，读者可以 增加或者减少相关文件夹。 IPCORE文件夹：保存 ISE 自带的IPCORE 官方论坛： 第 65 页 共 262 页 南京米联电子科技有限公司 XilinxFPGA开发板教程-开发环境建立 RGMII_CHIPSCOPE文件夹:chipscop IP RGMII_DRIVER文件夹：接口驱动程序源码 RGMII_UDP_TEST文件夹：本工程程序。  项目构架设计 DDR3 内存 视频输入 FPGA 视频输出 PAL格式 项目的构架用于团队的沟通，以及项目设计的全局把控  接口时序设计规范 模块和模块之间的通过模块的接口实现关联，因此规范的时序设计，对于程序设计的过程，以 及程序的维护，团队之间的沟通都是非常必要的。  命名规则 1、顶层文件 对象+功能+top 比如 video_oneline_top 2、逻辑控制文件 介于顶层和驱动层文件之间 对象+ctr 官方论坛： 第 66 页 共 262 页 南京米联电子科技有限公司 XilinxFPGA开发板教程-开发环境建立 比如 ddr_ctr.v 3、驱动程序命名 对象+功能+dri 比如 lcd_dri.v、uart_rxd_dri.v 4、参数文件命名 对象+para 比如 lcd_para.v 5、模块接口命名：文件名+u 比如lcd_dir lcd_dir_u() 6、模块接口命名：特征名+文件名+u 比如 mcb_read c3_mcb_read_u 7、程序注释说明 ////////////////////////////////////////////////////////////////////////////////// //Company:milinkercorperation //Engin r:jinrytang //WEB: //BBS: //Creat Date: 07:28:5007/31/2015 //DesignName: FPGASTREAM //Modul Name: FPGA_USB //ProjectName: FPGASTREAM //TargetDevices:XC6SLX16-FTG256/XC6SLX25-FTG256Mis603 //Toolversions: ISE14.7 //Description: CY7C68013ASLAVEFIFOcomunicationwithfpga //Revision: V1.0 //AdditionalComments: //1)_iinput //2)_ooutput //3)_nactivlo //4)_dgdebugsignal //5)_rdelayorregister //6)_sstat mechin /////////////////////////////////////////////////////////