计算机专接本之微机基本原理存储器.pptVIP

例5-2 CPU地址总线为16位，存储器由4片容量为8KB的芯片构成时，采用部分译码法寻址32KB。 Y1 Y0 Y2 Y3 A14 A13 2-4 译码器 8KB （1） CS 8KB （4） CS 8KB （2） CS 8KB （3） CS A15 （不参加译码） A0～A12 部分译码法结构 3．线选法 线选法是指高位地址线不经过译码，直接作为存储芯片的片选信号。 每根高位地址线接一块芯片，用低位地址线实现片内寻址。 线选法的优点是结构简单，缺点是地址空间浪费大，整个存储器地址空间不连续，而且由于部分地址线未参加译码，还会出现地址重叠。 例5-3 假定某微机系统的存储容量为8KB，CPU寻址空间为64KB（即地址总线为16位），所用芯片容量为2KB（即片内地址为11位）。 A0～A10 （1） 2KB CS （4） 2KB CS （2） 2KB CS （3） 2KB CS 1 1 1 1 A11 A12 A13 A14 线选法结构图 5.4.3 存储器与控制总线、数据总线的连接 存储器与控制总线的连接 存储器与数据总线的连接 1．存储器与控制总线的连接 与控制总线有关的外部接口信号线有：读写控制线。 对于工作速度与CPU大体相当的SRAM和各种ROM存储芯片，只需将存储芯片的读/写控制端直接连到CPU总线或系统总线的相应功能端即可。 如果存储芯片的工作速度比较慢，以至于不能在CPU的读写周期内完成读数、写数操作，那么CPU就需要在正常的读写周期之外再插入一个或几个等待周期，以实现读写时序的匹配与操作的同步。 2．存储器与数据总线的连接 在微机中，无论字长是多少，一般每个存储模块（8位机为单存储模块，16位机为双模块，32位机为4模块）都是以一个字节为基本单位来划分存储单元的，即每8位为一个存储单元，对应一个存储地址。 当用这些存储字长不是8位的芯片构成内存时，必须用多片合在一起并行构成具有8位字长的存储单元。 而在用多片构成存储单元时，它们的地址线、控制线完全是并联在一起的，数据线则分别接在数据总线的不同位线上。 当内存系统的存储器芯片数较多时，基于对总线负载能力的考虑，在数据总线与存储器数据线之间应采用双向驱动器。 存储器容量的扩充 当一片存储器芯片的容量不能满足系统要求时，需多片组合以扩充位数或单元数。这就是所谓的存储器容量扩充。 字扩充（串联）：扩充存储器的存储单元 位扩充（并联）：扩充存储器的一个单元的位数 1 位（并联）扩充 用2片8K×8位的6264扩充形成8K×16位的芯片组： 除了数据线外，对应相连 2字（串联）扩充 用4片8K×8位芯片6264构成32K×8位的存储芯片组： 再扩充单元数：将这8个芯片组组合成8K×8位存储区。显然，8K存储单元需要13根地址线（213=8K），比原来每片的10根地址线多了3根，可用3－8译码器芯片74LS138 3位和字同时（串并联）扩充 当存储器的位数和单元数都需要扩充时，如用16片1K×4位芯片构成8K×8位存储区： 先扩充位数：每2个芯片（2×4位=8位）一组，构成8个1K×8位芯片组； 138译码器 C B A Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 ××× 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 0 1 … 1 1 1 0 1 1 1 1 1 1 1 G1 Y7 G2A Y6 G2B Y5 Y4 138 Y3 C Y2 B Y1 A Y0 ≠1 0 0 =1 0 0 使能输入端 例题 如图是某一8088系统的存储器连接图，试确定其中各芯片的地址空间。 解： （1）27128是ROM ，没有WR，Y0 ＝0选中该片； 该片14条地址线， 其基本地址： 00 0000 0000 0000 ~11 1111 1111 1111； 高6位： A19A18 ＝00；A17 ＝1；A16A15 A14＝000； 所以27128地址范围： 0010 0000 0000 0000 0000 —— 0010 0011 1111 1111 1111 即20000H—23FFFH 0011 0000 0000 0000 0000