海南大学数字电子技术应用基础第七章存储器.pptVIP

1024字×4位（2114） SRAM结构 二、SRAM的静态存储单元 图 9-13 SRAM存储单元 (a) 六管NMOS存储单元； (b)六管CMOS存储单元 至位线D和位线D。V7、V8是列选通管，受列选线Y控制，列选线Y为高电平时，位线D和D上的信息被分别送至输入输出线I/O和I/O，从而使位线上的信息同外部数据线相通。 是由六个NMOS管(V1~V6)组成的存储单元。V1、V2构成的反相器与V3、V4构成的反相器交叉耦合组成一个RS触发器，可存储一位二进制信息。Q和Q是RS触发器的互补输出。V5、V6是行选通管，受行选线X(相当于字线)控制，行选线X为高电平时Q和Q的存储信息分别送 读出操作时，行选线X和列选线Y同时为“1”，则存储信息Q和Q被读到I/O线和I/O线上。写入信息时，X、Y线也必须都为“1”，同时要将写入的信息加在I/O线上，经反相后I/O线上有其相反的信息，信息经V7、V8 和V5、V6加到触发器的Q端和Q端，也就是加在了V3和V1的栅极，从而使触发器触发，即信息被写入。 由于CMOS电路具有微功耗的特点，目前大容量的静态RAM中几乎都采用CMOS存储单元，其电路如图所示。 CMOS存储单元结构形式和工作原理与图 9-13(a)相似，不同的是图(b)中，两个负载管V2、V4改用了P沟道增强型MOS管， 图中用栅极上的小圆圈表示V2、V4为P沟道MOS管，栅极上没有小圆圈的为N沟道MOS管。 7.3.2 动态随机存储器(DRAM) 动态RAM的存储矩阵由动态MOS存储单元组成。动态MOS存储单元利用MOS管的栅极电容来存储信息，但由于栅极电容的容量很小，而漏电流又不可能绝对等于0，所以电荷保存的时间有限。为了避免存储信息的丢失，必须定时地给电容补充漏掉的电荷。通常把这种操作称为“刷新”或“再生”，因此DRAM内部要有刷新控制电路，其操作也比静态RAM复杂。尽管如此，由于DRAM存储单元的结构能做得非常简单，所用元件少，功耗低，所以目前已成为大容量RAM的主流产品。 7.4 存储器容量的扩展 7.4.1 位扩展方式 存储器芯片的字长多数为一位、四位、八位等。当实际的存储系统的字长超过存储器芯片的字长时，需要进行位扩展。 位扩展可以利用芯片的并联方式实现，图9-15是用八片 1024×1 位的RAM扩展为1024×8 位RAM的存储系统框图。 图中八片RAM的所有地址线、R/W、CS分别对应并接在一起， 而每一片的I/O端作为整个RAM的I/O端的一位。 ROM芯片上没有读/写控制端R/W，位扩展时其余引出端的连接方法与RAM相同。 7.4.2. 字扩展方式 字数的扩展可以利用外加译码器控制芯片的片选(CS)输入端来实现。图 9 -16 是用字扩展方式将四片256×8 位的RAM扩展为1024×8 位RAM的系统框图。 图中，译码器的输入是系统的高位地址A9、A8，其输出是各片RAM的片选信号。若A9A8=01，则RAM(2)片的CS=0，其余各片RAM的CS均为1， 故选中第二片。只有该片的信息可以读出，送到位线上，读出的内容则由低位地址A7~A0决定。显然，四片RAM轮流工作，任何时候，只有一片RAM处于工作状态，整个系统字数扩大了四倍，而字长仍为八位。 ROM的字扩展方法与上述方法相同。 7.5 用存储器实现组合逻辑函数 从存储器的角度看，只要将逻辑函数的真值表事先存入ROM，便可用ROM实现该函数。 ROM的数据表 地 址 数 据 A1 A0 D3 D2 D1 D0 0 0 0 1 1 0 1 1 1 0 0 1 0 1 1 1 1 1 1 0 0 1 0 1 在ROM数据表中，如果将输入地址A1、A0看成两个输入逻辑变量，而将数据输出D3、D2、D1、D0看成一组输出逻辑变量，则D3、D2、D1、D0就是A1、A0的一组逻辑函数，表 9-1就是这一组多输出组合逻辑函数的真值表，因此该ROM可以实现表 9-1 中的四个函数(D3、D2、D1、D0)，其表达式为： 从组合逻辑结构来看，ROM中的地址译码器形成了输入变量的所有最小项，即每一条字线