存储系统存储器与译码.pptVIP

专题1 存储系统、存储器及译码 1 存储系统与半导体存储器的分类 1.1 存储系统 1.2 半导体存储器的分类及特点 按器件原理分：有双极型、MOS型存储器； 1.2 半导体存储器的分类及特点 性能指标:功耗、可靠性、容量、价格、集成度、存取速度 从功能和接口电路角度，最重要是芯片的存取容量和速度。 （1）存储容量 存储容量是指存储器存放二进制信息的总位数 即：存储容量=存储单元数×单元的位数。 芯片的容量通常采用比特（Bit）作为单位。如N×8、N×4、N×1这样的形式来表示芯片的容量 (集成方式) 。 计算机中一般以字节B（Byte）为单位，如256KB、512KB等。大容量的存储器用MB、GB、TB为单位。 2 存储器层次结构及译码电路 2.1 存储器层次结构 把不同存储容量、存取速度和价格的存储器按层次结构组成多层存储器，并通过管理软件和辅助硬件有机组合成统一的整体，使所存放的程序和数据按层次分布在各种存储器中。 主要由高速缓冲存储器Cache、主存储器和辅助外存组成。 2.1 存储器层次结构 2.1 存储器层次结构 2.1 存储器层次结构 2.2 存储器片内译码 1.译码器的译码原理 译码（解码）：输入二进制代码 → 对应的控制信号。 译码器：一个有多个输入和多个输出的组合电路。 2.2 存储器片内译码 2.2 存储器片内译码 2.2 存储器片内译码 3 随机存储器（RAM） 3.1 静态存储器（SRAM） 3.1 静态存储器 1. 型号介绍 SRAM的不同规格，如2101（256×4位）、2102（1K×1位）、 2114（1K×4位）、4118（1K×8位）、6116（2K×8位） 已停产，很难买到。 3.1 静态存储器 3.2 动态读写存储器（DRAM） 3.2 动态读写存储器（DRAM） 3.2 动态读写存储器（DRAM） 3.2 动态读写存储器（DRAM） 5 CPU与存储器的连接 5.1 连接存储器的基本问题 1. 把握要领---紧扣三总线 5.1 连接存储器的基本问题 2. 综合考虑的因素 1）CPU总线的带负载能力 可加驱动器或缓冲器 3.存储器的片选与地址分配 单元的位数与其数据线数相对应： 3.存储器的片选与地址分配 ◆芯片选择：在芯片地址线位数的基础上扩展地址线， 3.存储器的片选与地址分配 3.存储器的片选与地址分配 ★不同容量存储芯片地址线扩展 以地址线位数最多的芯片为准进行扩展，在差别位置插入无关位。 3.存储器的片选与地址分配 ★不同容量存储芯片地址线扩展 以地址线位数最多的芯片为准进行扩展，在差别位置插入无关位。 5.2 存储器的译码方法 5.2 存储器的译码方法 5.2 存储器的译码方法 5.2 存储器的译码方法 5.2 存储器的译码方法 5.3 存储器与CPU的连接 1. 存储器的分体结构 5.3 存储器与CPU的连接 1. 存储器的分体结构 5.3 存储器与CPU的连接 1. 存储器的分体结构 5.3 存储器与CPU的连接 ●N×1位芯片，扩展N个字节，用8片并列成一组； ●1K×4位芯片，扩展1KB,要用2片并列成一组。 5.3 存储器与CPU的连接 5.3 存储器与CPU的连接 5.3 存储器与CPU的连接 5.4 CPU与存储器典型连接 1. 设计地址译码电路 5.4 CPU与存储器典型连接 5.4 CPU与存储器典型连接 5.4 CPU与存储器典型连接 5.4 CPU与存储器典型连接 练习1 一个容量为4K*8位的假想RAM存储芯片，应该有多少根地址引脚和多少根数据引脚？如果让你来设计，那么还需要哪些控制引脚？这些引脚分别起什么样的控制作用？ 练习2 什么是存储器连接的位扩充和地址扩充？要组成32KB的RAM存储区，在采用静态RAM芯片2114（1K*4位）或动态RAM芯片4116（16K*1位）的情况下，各需要多少芯片？在位方向和地址方向各需要进行什么样的扩充？画出连接示意图。 练习3 存储芯片为什么要设置片选信号，它与系统地址总线有哪些连接方式？ 练习4 利用6264芯片（8K*8位），采用全译码方式，在8088系统的内存区域40000H~43FFFH扩充RAM区，请画出连接示意图。 练习5 利用2716芯片（容量2K*8位），在首地址20000H处扩充一片容量为8KB的内存，请画出连接示意图。 练习6 利用2764（2K*8位），采用74LS138进行全译码，在