第五章 集成门电路和触发器.pptVIP

第一节 CMOS门电路 现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。用Qn表示。 次态：触发器接收输入信号之后所处的新的稳定状态，用Qn+1表示。 第四节 主从触发器和边沿触发器 第三节 基本触发器和同步触发器 触发器是构成时序逻辑电路的基本逻辑部件。 * 它有两个稳定的状态：0状态和1状态； ? 在不同的输入情况下，它可以被置成0状态或1状态； ? 当输入信号消失后，所置成的状态能够保持不变。 所以，触发器可以记忆1位二值信号。根据逻辑功能的不同，触发器可以分为RS触发器、D触发器、JK触发器、T和T′触发器；按照结构形式的不同，又可分为基本RS触发器、同步触发器、主从触发器和边沿触发器。 1 基本RS触发器 电路组成和逻辑符号 信号输入端，低电平有效。 信号输出端，Q=0、Q=1的状态称0状态，Q=1、Q=0的状态称1状态， 工作原理 R S Q 1 0 0 1 1 0 0 ①R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1；再由S=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都将变成0状态，这种情况称将触发器置0或复位。R端称为触发器的置0端或复位端。 0 1 1 0 R S Q 1 0 0 ②R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1；再由R=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都将变成1状态，这种情况称将触发器置1或置位。S端称为触发器的置1端或置位端。 0 1 1 1 1 1 0 ③R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。 R S Q 1 0 0 0 1 1 1 1 不变 1 0 0 0 0 1 1 R S Q 1 0 0 0 1 1 1 1 不变 0 0 不定 ？ ④R=0、S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况，这就是基本RS触发器的约束条件。 基本RS触发器的特点 （1）电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。 （2）在外加触发信号有效时，电路可以触发翻转，实现置0或置1。 （3）在稳定状态下两个输出端的状态和必须是互补关系，即有约束条件。 （4）存储一位2进制信息。 （5）动作特点是输入信号在全部作用时间里直接改变输出端的状态。抗干扰能力差。 （6）触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。 特性表（真值表） 现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。 次态：触发器接收输入信号之后所处的新的稳定状态。 次态Qn+1的卡诺图 特性方程 触发器的特性方程就是触发器次态Qn+1与输入及现态Qn之间的逻辑关系式 状态图 描述触发器的状态转换关系及转换条件的图形称为状态图 0 1 ×1/ 1×/ 10/ 01/ ①当触发器处在0状态，即Qn=0时，若输入信号 ＝01或11，触发器仍为0状态； RS ②当触发器处在1状态，即Qn=1时，若输入信号 ＝10或11，触发器仍为1状态； RS RS 若 ＝10，触发器就会翻转成为1状态。 RS 若 ＝01，触发器就会翻转成为0状态。 波形图 反映触发器输入信号取值和状态之间对应关系的图形称为波形图 R S Q Q 置1 置0 置1 置1 置1 保持 不允许 集成基本RS触发器 EN＝1时工作 EN＝0时禁止 1S 3S 2 同步触发器 （1）同步RS触发器 R S CP＝0时，R=S=1，触发器保持原来状态不变。 CP＝1时，工作情况与基本RS触发器相同。 特性表 特性方程 CP=1期间有效 主要特点 波形图 （1）时钟电平控制。在CP＝1期间接收输入信号，CP＝0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。 （2）R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。 不变 不变 不变 不变 不变 不变 置1 置0 置1 置0 不变 （2）同步JK触发器 CP=1期间有效 将S=JQn、R=KQn代入同步RS触发器的特性方程，得同步JK触发器的特性方程： 特性表 JK=00时不变 JK=01时置0 JK=10时置1 JK=11时翻转 状态图 波形图 在数字电路中，凡在CP时钟脉冲控制下，