cadence简介和使用基础.pptxVIP

一、 cadence简介和使用集成电路设计软件技术介绍EDA技术的概念EDA技术是在电子CAD技术基础上发展起来的计算机软件系统，是指以计算机为工作平台，融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果，进行电子产品的自动设计EDA工具的功能利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程的计算机上自动处理完成。 EDA技术的发展趋势 从目前的EDA技术来看，其发展趋势是政府重视、使用普及、应用广泛、工具多样、软件功能强大中国EDA市场已渐趋成熟，不过大部分设计工程师面向的是PCB制板和小型ASIC领域，仅有小部分（约11%）的设计人员开发复杂的片上系统器件。为了与台湾和美国的设计工程师形成更有力的竞争，中国的设计队伍有必要引进和学习一些最新的EDA技术 集成电路的EDA软件EDA设计可分为系统级、电路级和物理实现级IC设计工具很多，其中按市场所占份额排行为Cadence、Mentor Graphics和Synopsys EDA工具—cadence公司的设计工具Cadence是一个大型的EDA软件，可以完成电子设计的几乎所有内容，包括ASIC设计，FPGA设计和PCB板设计。Cadence在原理图设计、电路仿真、自动布局布线、版图设计和验证等方面具有独特的优势。Cadence公司开发了自己的编程语言，叫做Skill，并且开发了Skill语言的编译器。所有的Cadence工具用Skill编写。Skill语言提供了C的接口，因此用户可以在Cadence软件基础上开发自己的工具。EDA工具—cadence公司的设计工具Cadence具有如下特点： 1) 定制电路设计工具 Cadence以它全定制集成电路设计能力著称，包括Virtuoso Schematic Composer, Affirma Analog Design Environment, Virtuoso Layout Editor, Affirma Spectra, Virtuoso Layout Synthesizer, Assura Verification Environment, Dracula等工具。EDA工具—cadence公司的设计工具 2) 逻辑设计和验证工具 使用VHDL或者Verilog HDL来描述设计，创建HDL代码。然后应用Verilog-XL，NC-verilog，Leapfrog VHDL和NC-VHDL工具进行行为仿真，评估设计，验证模块功能，调试工程。接下来，使用verisure调试Verilog或者VHDL Cover调试VHDL，分析仿真结果。之后应用Ambit Build Gates进行综合，使用SDF文件进行门级仿真。最后使用verifault进行故障仿真。这个流程适合于小规模的设计。EDA工具—cadence公司的设计工具 3) 时序驱动DSM设计工具 这部分的软件是面向更底层次的设计。这一层次需要迭代过程。在之前的设计流程中，不考虑连线延迟，或者说它对设计的影响较小。现如今，许多软件在预布局阶段就考虑连线模型。这是因为连线延迟对整体设计的影响最重，因此预布局阶段甚至在综合阶段需要考虑连线延迟的影响。在Cadence中，有两种实现时序驱动设计的软件：SE和design planner。Cadence的使用基础基本工作环境 局域网资源Cadence的使用基础用户登陆微机登陆后，点击桌面X-manager 图标，Cadence的使用基础 打开X-manager图标后，点击xstart 图标，出现对话框，进行如下设置：Cadence的使用基础 登录时出现Linux-CDE (Common Desktop Environment) 界面Cadence的使用基础 打开工作窗口(terminal)? 在CDE界面的空白处按鼠标右键，Cadence的使用基础工作窗口被打开工作站退出 Cadence的使用基础LINUX操作系统常用命令简介创建目录：mkdir dirname改变工作目录：cd dirname (到下级目录) cd .. (到上级目录)列文件清单：ls dirA复制(copy)：cp fileA fileB (文件复制) cp fileA fileB dirA (复制文件到目录) cp -r dirA dirB (复制目录)改名(rename)：mv A B (文件或目录改名)删除：rm fileA (删除文件，可以有多个文件名) rm –r dirA (删除目录，可以有多个目录名)Cadence的使用基础C