详细的DDR3初始化过程.pdfVIP

初始化过程如下： 1.首先上电（ RESET#推荐保持在 0.2XVDD ；其他的输入没有定义）。 RESET#信号需要用 稳定电源保持最少 200us 。在图中可以看出来， CKE 需要在 RESET#拉高之前被拉低，且 最少维持 10ns 。 2. 在 RESET#被拉高之后，需要等待 500us 直到 CKE 被拉高。在这段时间内， DRAM 会 开始内部状态的初始化，这个过程是独立于外部时钟完成的。 3.在 CKE 拉高之前，时钟（ CK ，CK# ）必须开始且稳定至少 10ns 或 5 个 tCK 。图中可以 看到一个 tIS 时间，这个时间是 CKE 关于时钟的 setup 时间，因为 CKE 是一个同步信 号。在 CKE 拉高之前且使用 tIS 设定自己的同时， NOP 和 Deselect 命令也必须 registed 。在 Reset 之后当 CKE 拉高， CKE 就必须持续拉高直到初始化过程结束。图中可 以看到 CKE 持续拉高到 tDLLK 和 tZQinit 都截止的时候。 4. 在 Reset# 拉低的时候， DDR3 SDRAM 的 ODT 一直保持高阻态。除此之外， ODT 还在 RESET#拉高到 CKE 变高这段时间维持了高阻态。在 tIS 之前， ODT 的输入信号可能在一 个未定义的状态。在 CKE 拉高之后， ODT 的输入信号不会变化，一直处于 LOW 或者 HIGH 的状态。若是在 MR1 中设置打开了 RTT_NOM ， ODT 输入信号会处于 LOW 状 态。总的来看， ODT 输入信号会维持不动直到初始化过程结束，直到 tDLLK 和 tZQinit 截 止。 5. 在 CKE 拉高之后，在发送第一个 MRS 命令到 load mode register 之前，需要等待 tXPR ，这个时间是 RESET CKE 的 exit 时间。（ tXPR 公式： tXPR=Max （tXS ，5x tCK ）） 6. 发送 MRS 命令给 MR2 （BA0,2=0 and BA1=1 ） 7. 发送 MRS 命令给 MR3 （BA2=0 and BA0,1=1 ） 8. 发送 MRS 命令给 MR1 且激活 DLL （发送 DLL enable 命令，需要 A0=0 ， BA0=1 且 BA1,2=0 ） 9. 发送 MRS 命令给 MR0 且 RESET DLL （发送 DLL RESET 命令，需要 A8=1 ， BA0,1,2=0 ） 10. 发送 ZQCL 命令开始 ZQ 校准过程。 11. 等待 tDLLK 和 tZQinit 完成。 12. DDR3 SDRAM 可以开始进行一般操作了。