单片机基本原理及应用系统第2章.ppt

第二节　存储器结构 (6)程序计数器PC (Program Counter)程序计数器PC是一个16位加计数器，用来存放执行程序的地址，编码范围为0000H～FFFFH共64KB。3.片外数据存储器 第三节　并行I/O口结构 一、 P0～P3端口结构 图2-7　P0～P3 I/O端口结构a)P0的位结构　b)P1的位结构　c)P2的位结构　d)P3的位结构 第三节　并行I/O口结构 1. P0口2. P1口3. P2口4. P3口二、并行I/O口负载能力三、并行I/O口使用1.各端口应用功能2.各端口操作方式(1)数据输出方式　CPU通过一条数据操作指令把输出数据写入P0～P3的端口锁存器，然后通过输出驱动器送到端口引脚线。(2)读-修改-写方式　CPU用一条指令把端口锁存器中数据读入累加器A或内存RAM中修改，修改后再送回端口锁存器。 第三节　并行I/O口结构 (3)读引脚方式　在这种方式下，CPU首先必须使欲读端口引脚所对应的锁存器置位，以便驱动器中VF2管截止，然后打开三态缓冲器，使相应端口引脚线上的信号输入到MCS—51内部数据总线。3. I/O直接应用 第三节　并行I/O口结构 图2-8　简单I/O应用电路连接 第三节　并行I/O口结构 图2-9　开关状态输出流程图 第四节　中央处理器CPU及CPU时序 一、中央处理器CPU1.运算器2.控制器二、 CPU时序1.时序定时单位2.指令执行时序 图2-10　定时单位时序关系 第四节　中央处理器CPU及CPU时序 图2-11　指令的取指/执行时序a)单字节单周期指令　b)双字节单周期指令　c)单字节双周期指令 3.访问片外ROM、RAM时序 第四节　中央处理器CPU及CPU时序 (1)读片外ROM时序　从外部ROM中读取指令，需要用地址锁存信号ALE作为控制信号来锁存由P0口提供的低8位地址，并用片外ROM读选通信号从P0口读取ROM中的指令操作码。 图2-12　读片外ROM时序 第四节　中央处理器CPU及CPU时序 1)ALE信号在S1P2有效时，为高电平的无效状态。2)8051在S2P1期间把PC中高8位地址送P2口，低8位地址送P0口，并在ALE的下降沿把P0口中的低8位地址A7～A0锁存到片外地址锁存器74LS373中，P2口中高8位地址A15～A8一直保持到S4P2期间不变，故不必外接锁存器。3)S3P1期间开始，读选通信号有效，根据A15～A0提供的16位地址选中片外ROM某一单元，将单元内存放的指令的机器代码通过P0口送片内CPU。4)S4P2期间，一个机器周期内的第二个ALE信号到来，CPU将第二次对ROM进行读入，过程与第一次相同。 第四节　中央处理器CPU及CPU时序 (2)片外RAM访问时序　访问片外RAM的指令有两类，一类是从片外RAM中读取数据的读指令MOVX A，＠DPTR；一类是向片外RAM中写数据的写指令MOVX ＠DPTR，A。1)第一个机器周期内，从第一个ALE信号开始到第二个ALE信号到来之前，用于从片外ROM读取MOVX指令的操作码，过程与读片外ROM相同。2)第二个ALE信号期间，由P2、P0口送出的是要访问的RAM单元的16位地址A15～A0。3)第二个机器周期中，第一个ALE信号不出现，信号一直保持高电平，但产生有效的RAM读允许信号面，对RAM进行读操作，RAM单元中的数据从P0口读入。 第四节　中央处理器CPU及CPU时序 4)第二个机器周期中，第二个ALE信号仍然出现，对外部ROM再一次进行读操作，但此次读操作无效。 图2-13　外部RAM的读时序 第五节　单片机的工作方式 一、 复位方式 表2-5　复位后内部寄存器状态 第五节　单片机的工作方式 图2-14　MCS—51复位电路a)上电复位　b)电平复位　c)脉冲复位 二、 程序执行方式1.连续执行方式2.单步运行方式 第二章 第一节　MCS—51系列单片机的总体结构 一、 结构框图1)8位CPU。2)4KB程序存储器。3)片内低128B数据存储器RAM。4)片内有21个特殊功能寄存器SFR。5)可寻址外部程序存储器和数据存储器空间各64KB。6)片内时钟振荡器，频率范围1.2～12MHz。7)4个8位并行I/O口，1个全双工串行接口。8)2个16位定时器/计数器。9)5个中断源，2个中断优先级。10)位控制器，位寻址功能。二、 引脚定义及功能 第一节　MCS—51系列单片机的总体结构 1.?I/O口线2. 控制口线 图2-1　MCS—51结构框图 第一节　MCS—51系列单片机的总体结构 图2-2　MCS—51引脚排列a)双列直插式　b)方型封装式 第一节　MCS—51系列单片机的总体