数字逻辑设计第7章(2).pptVIP

7.3 Clocked Synchronous State-Machine Analysis（时钟同步状态机分析） 基本步骤： 确定激励函数F 和输出函数G 将F代入触发器的特征方程得到下一状态Q* 利用Q*、G构造转移/输出表和状态/输出表 画出状态图、波形图（可选） 描述电路功能 EN EN’ Q0 Q0’ Q1 Q1’ EN MAX Q0 Q1 D0 D1 Current state excitation output input Clock signal Next state logic F State memory Output logic G Ex1：a state machine with D Flip-Flops CLK CLK EN EN’ Q0 Q0’ Q1 Q1’ EN MAX Q0 Q1 CLK D0 D1 1、由电路得到激励方程(excitation equations) D0 = Q0·EN’ + Q0’·EN D1 = Q1·EN’ + Q1’·Q0·EN + Q1·Q0’·EN 2、由电路得到输出方程 (output equations) MAX = Q1·Q0·EN 3、由激励方程和触发器特征方程 得到转移方程（transition equations） D触发器特征方程：Q* = D Q0* = D0 =Q0·EN’ + Q0’·EN Q1* = D1 =Q1·EN’+ Q1’·Q0·EN+Q1·Q0’·EN 4、由转移方程和输出方程得到状态转移/输出表 0 0 1 1 0 1 1 0 0 1 0 1 1 0 1 0 0 0 0 0 0 0 0 1 Transition/output table EN Q1 Q0 Q1* Q0* MAX 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Q0* = Q0·EN’ + Q0’·EN Q1* = Q1·EN’ + Q1’·Q0·EN + Q1·Q0’·EN MAX = Q1·Q0·EN Q1Q0 0 0 0 1 1 0 1 1 EN 0 1 00, 0 01, 0 10, 0 11, 0 01, 0 10, 0 11, 0 00, 1 Q1*Q0*, MAX 转移表 （transitiontable） 状态表 （state table） 5、状态表 可以给每个状态命名 通常用S表示当前状态，S*表示下一状态 Q1Q0 0 0 0 1 1 0 1 1 EN 0 1 00, 0 01, 0 10, 0 11, 0 01, 0 10, 0 11, 0 00, 1 Q1*Q0*, MAX S A B C D EN 0 1 A,0 B,0 C,0 D,0 B,0 C,0 D,0 A,1 S*, MAX 状态/输出表 （state/output table） 转移/输出表 （transition/output table） 5、状态表 可以给每个状态命名 通常用S表示当前状态，S*表示下一状态 6、画状态图 (state diagram) A EN=0 MAX=0 B EN=1 MAX=0 EN=1 MAX=1 EN=0 MAX=0 EN=0 MAX=0 EN=0 MAX=0 D EN=1 MAX=0 C EN=1 MAX=0 逻辑功能描述：具有使能端EN的2位二进制计数器 电路输出与输入有关 —— Mealy机 S A B C D EN 0 1 A,0 B,0 C,0 D,0 B,0 C,0 D,0 A,1 S*, MAX 7、画时序图 (timing diagram) EN EN’ Q0 Q0’ Q1 Q1’ EN MAX Q0 Q1 CLK D0 D1 Mealy机 Moore机 MAXS MAXS =Q1·Q0 对应的Moore机 的状态表和状态图 Timing diagram Moore机的输出只与状态有关 Mealy机的输出不仅与状态有关，还与输入有关 作 业 7.6 7.7 Chapter 7 Sequential Logic Design Principles latches and Flip-flops Clocked Synchronous State-Machine Analysis Clocked Synchronous State-Machine Design Edg