数字逻辑设计第8章(1).pptVIP

* ENT用于级联使能，ENP用于一般使能。 * 其它MSI计数器 74x160、74x162 1位十进制（BCD）加法计数器（异、同步清零） 0 1 2 3 4 5 6 7 8 9 0 QA QB QC QD QC、QD都是十分频，但占空比不是50％ * 其它MSI计数器 74x169 可逆计数器 74x160、74x162 1位十进制（BCD）加法计数器（异、同步清零） UP/DN UP/DN = 1 加法计数（升序） UP/DN = 0 减法计数（降序） 使能输入 进位输出 低电平有效 * 8.4 Counters 模（modulus）：循环中的状态个数 模m计数器（又称 m分频计数器） n位二进制计数器 状态图中包含有一个循环的任何时钟时序电路 S1 S2 S3 Sm S5 S4 EN EN EN EN EN EN EN EN’ EN’ EN’ EN’ EN’ EN’ * 计数器的分类 按时钟：同步、异步 按计数方式：加法、减法、可逆 按编码方式：二进制、十进制BCD码、循环码 计数器的功能 计数 分频 定时 产生脉冲序列 … * 行波计数器（ripple counter） 利用 T 触发器实现： Q* = Q’ Q Q T 考虑二进制计数顺序： 只有当第 i-1 位由1?0时， 第 i 位才翻转。 CLK Q Q T Q Q T Q Q T Q Q T Q0 Q1 Q2 Q3 * CLK Q0 Q1 Q2 CLK Q Q T Q Q T Q Q T Q Q T Q0 Q1 Q2 Q3 速度慢， 最坏情况，第n位要经过 n×tTQ 的延迟时间 —— 异步计数器(Asynchronous Counters) * 同步二进制加法计数器 1 0 1 1 0 1 1 + 1 1 0 1 1 1 0 0 在多位二进制数的末位加 1， 仅当第 i 位以下的各位都为 1 时， 第 i 位的状态才会改变。 最低位的状态每次加1都要改变。 EN Q T Q 利用有使能端的 T 触发器实现： Q* = EN·Q’ + EN’·Q = EN ? Q 通过EN端进行控制， 需要翻转时，使 EN = 1 ENi = Qi-1 · Qi-2 · … · Q1 · Q0 EN0 = ? 1 * 同步计数器 1 CLK Q0 Q1 Q2 C 如何加入使能端？ * 有使能端的同步计数器 CNTEN 低位 LSB 高位 MSB 串行使能 * CNTEN 有使能端的同步计数器 并行使能 高位 MSB 低位 LSB * 4位二进制计数器74x163 CLR 同步清零 LD 同步预置数 RCO 进位输出 ENP ENT 使能端 * 4位二进制计数器74x163 74x163的功能表 0 1 1 1 1 ? ? CLK 工作状态 同步清零 同步置数 保持 保持,RCO=0 计数 CLR_L LD_L ENP ENT ? 0 1 1 1 ? ? ? ? 0 1 ? 0 1 1 74x161异步清零 * 74x163工作于自由运行模式时的接线方法 * 自由运行的’163可以用作 2、4、8和16分频计数器 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0 * 任意模值计数器 利用SSI器件构成 —— 时钟同步状态机设计 利用MSI计数芯片构成 —— 利用n位二进制计数器实现模m计数器 分两种情况考虑： m 2n m 2n ? 清零法、置数法 * 用4位二进制计数器74x163实现模11计数器 清零法 S0 S1 S2 S3 S4 S12 S11 S10 S9 S8 S7 S6 S5 S13 S14 S15 计数到1010时， 利用同步清零端 强制为0000。 —— m2n 情况 * 清零法 计数到1010时， 利用同步清零端 强制为0000。 —— m2n 情况 用4位二进制计数器74x163实现模11计数器 CLK Q0 Q1 Q2 Q3 思考： 如果是74x161 （异步清零） 怎么连接？ * * 模10计数器 * 用4位二进制计数器74x163实现模11计数器 置数法 —— m2n 情况 S0 S1 S2 S3 S4 S12 S11 S10 S9 S8 S7 S6 S5 S13 S14 S15 计数到1111时， 利用同步预置数端 强制输出为0101 * 用4位二进制计数器74x163实现模11计数器 置数法 —— m2n 情况 CLK Q0 Q1 Q2 Q3 计数到1111时， 利用同步预置数端 强制输出为0101 * 74x163用作余3码计数器 S0 S1 S2 S3 S4 S12 S11 S1