典型的DAC集成芯片.docxVIP

典型的 DAC 集成芯片 DAC 集成芯片种类繁多，功能和性能也不尽相同。仅美国模拟器件公司(AD 公司)生 产的 DAC 芯片，就有几十个系列，几百种型号。其中有的为了满足实际应用的要求，在 芯片中除集成了组成 DAC 的各部分基本电路外，还附加了一些特殊的功能电路，使之在 某个领域的应用中或某几个指标上有更高的性能。 但是，不管 DAC 芯片种类有多少，从与 CPU 接口的角度看，无非有这样几类： ① 片内无输入缓存器的 DAC，如 AD1408 等。 （1） ② 片内有单级输入缓存器的 DAC，如 AD7524、AD558 等。 ③ 片内有双级输入缓存器的 DAC，如 DAC 0832、AD7528、DAC1210 等。 ① 8 位 DAC，如 DAC 0832、AD1408、AD558/559 等。 （2） ② 分辨率高于 8 位的 DAC，如 10 位的 AD561，12 位的 DAC1210/1209/1208/1232、 AD562/563、AD7520/7521，16 位的 DAC1136/1137 等。 ① 并行输入 DAC。 （3） ② 串行输入 DAC，如 AD7543 等。 ③ 串/并输入 DAC，如 AD7522 等。 各类中不同的 DAC，与 MPU 的接口技术各有所不同，但它们的基本功能和使用方法 是相同的，所以只简介一下实际中应用较多的 DAC 0832 和 DAC1210。 1. DAC 0832 DAC 0832 是 8 位芯片，采用 CMOS 工艺和 R-2RT 型电阻解码网络，转换结果以一对 差动电流 I O1 和 I O2 输出。其主要性能参数为：  ．分辨率： 8 位  ．转换时间： 1μs  ．满刻度误差： ±1LSB  ．单电源： +5V～+15V  ．基准电压： +10V～-10V  ．数据输入电平与 TTL 电平兼容 1) 内部结构与外部引脚 如图 11.4 所示。从图中可看出，DAC 0832 共有如下 20 条引脚信号线： DI 7 ～DI 0 ——数字量输入端。可直接与 CPU 数据总线相连。 IO1、IO2——模拟电流输出端 1 和 2。IO1+IO2=常数。 CS ——片选端，低电平有效。 ILE——允许输入锁存。 WR1 、 WR 2 ——写信号 1 和 2，低电平有效。 XFER ——传送控制信号，低电平有效。 Rfb ——反馈电阻接出端，芯片内部此端和 I O1 端之间已接有一电阻 Rfb ，其值为 15kΩ。 V R ——基准电压输入端，范围为+10V～-10V，此电压越稳定模拟输出精度越高。 LELEWRWR LE LE WR WR 图 11.4 DAC 0832 内部结构和外部引脚 VCC——电源电压，+5V～+15V。 AGND——模拟地。 DGND——数字地。 8 位输入寄存器的锁存使能端 1 由与门 1 进行控制。当 CS 、 WR1 为低电平，ILE 为高电平时，输入寄存器的输出 Q 跟随输入 D。这三个控制信号任一个无效，例如 WR1 由低电平变高电平时，则 LE1 变低，输入数据立刻被锁存。 8 位 DAC 寄存器的锁存使能端 2 由与门 3 进行控制，当 XFER 和 2 二者都有 效时，DAC 寄存器的输出 Q 跟随输入 D，此后若 XFER 和 WR  2 中任意一个信号变高电平 时，输入数据被锁存。 8 位 DAC 对 DAC 寄存器的输出进行转换，输出与数字量成一定比例的模拟量电流。 当 VCC、VR 在允许范围内(但 VR 幅值不应低于 5V)设定后，IO1 与数字量 N 有如下关系： N V R I O1 = 256 · 3R 式中 R 为 5kΩ；VR 为引脚 8(VR 端)实测电压；N 为输入数字量。当 DAC 寄存器中为全 1 255 V R 时，引脚 I O1 输出电流最大，为 256 · 3R ，即满刻度值(FS)；当 DAC 寄存器中为全 0 时， IO1 为 0。IO1 电流方向随 VR 极性而改变。 2) 应用说明 (1) 由于芯片内有两级数据寄存器，所以在用双缓冲方式工作时，要有两级写操作。 为此需要两个地址译码信号分别接到 CS 端和 XFER 端，即需要两个不同的端口地址。至 于 WR1 、 WR 2 ，则可一起接 CPU 的 IOW 信号。这种双缓冲工作方式的优点是，DAC 0832 的数据接收和启动转换可异步进行。于是可在 D/A 转换的同时，进行下一数据的接收， 以提高模拟输出通道的转换速率。更重要的是，多个模拟输出通道有可能同时进行 D/A 转 换，所以它特别适合于需要多个模拟输出通道同时刷新