路由器硬件与实现.pptVIP

第四章 路由器硬件设计与实现;ROUTER基本组成;ROUTER基本组成;路由器的类型 ;路由器的类型;路由器的类型;4.2 路由器硬件体系结构的发展;路由器硬件体系结构的发展; 这种单总线单CPU的主要局限是处理速度慢，一个CPU完成所有的任务，从而限制了系统的吞吐量。另外，系统容错性也不好，CPU若出现故障容易导致系统完全瘫痪 。但该结构的优点是系统价格低。目前的边缘路由器基本上都是这种结构。 第二代单总线主从CPU结构路由器 　 用主从两个CPU代替了原来仅一个CPU结构，因而较大地降低了CPU的负荷，提高了处理速度。两个CPU为非对称主从式关系结构，其中一个CPU负责通 信链路层的协议处理，另一个CPU则作为主CPU负责网络层以上的处理，主要包括转发决定、路由算法和配置控制等计算工作。;;第三代单总线对称式多CPU结构路由器 第三代路由器可以说改善了在第二代体系结构中主要限制，因为它开始采用了简单的并行处理技术，在每个接口处都有一个独立CPU，专门单独负责接收和发送本 接口数据包，管理接收发送队列、查询路由表做到出转发决定等。而主控CPU仅完成路由器配置控制管理等非实时功能。;第四代多总线多CPU结构路由器 第四代路由器至少包括三类以上总线和三类以上CPU。显然，这种路由器的结构非常 复杂，性能和功能也非常强大。 ;Cxbus是数据包在各接口间转发的总线通道，带宽达到533mbps；dbus是diagnosticbus的缩写，用于传送处理器之间的诊断和管理控制数据；Sxbus是交换CPU与路由CPU之间的系统内部总线。 接口CPU仅完成非常简单的接收和发送数据的任务。而交换CPU是这个路由器的核心，它负责处理网络第二层、第三层乃至更高层的协议，完成数据包交换功能，交换CPU与接口CPU共享内存，以避免数据传送的延迟。路由CPU采用普通的CISC CPU ，用于完成所有非实时的任务，如运行路由协议、统计网络状态信息、响应SNMP请求、配置管理路由器等。;第五代共享内存式结构路由器 　　在共享存储器结构路由器中，使用了大量的高速RAM来存储输入数据，并可实现向输出端的转发。在这种体系结构中，由于数据首先从输入端口存入共享存储器，再从共享 存储器结构路由器的交换带宽主要由存储器的带宽决定。为了提高带宽，必须增大存储器的带宽，并采用较多存储模块。　　　显然，当规模较小时，这类结构还比较容易实现，但当系统升级扩展时，设备所需要的连线将会大量增加，控制也会变得越来越复杂。这种结构不适应向更高水平发展。　;;; 系统的最终交换带宽仅取决于中央交叉阵列和各模块的能力，而不是取决于互连线自身。就目前来看，这种方案是高速核心路由器的最佳方案。 基于机群系统的路由器　　这种基于机群系统的路由器方案目前仍处于研究阶段，如纽约州立大学石溪分校的suez系统，采用了由myrinet连接的8台pentiumii／233构成路由器。原理上这种结构的系统具有更强的可扩展能力（如扩展到太位级）和更高的性能价格比，但现在仍存在很多问题。　;;4.3、路由器的硬件结构;1.Router的硬件结构--CPU;2、Router的硬件结构—Memory;（2）、闪存（Flash） 　　闪存（Flash）是可读可写的存储器，在系统重新启动或关机之后仍能保存数据。Flash中存放着当前使用中的IOS。事实上，如果Flash容量足够大，甚至可以存放多个操作系统，这在进行IOS升级时十分有用。当不知道新版IOS是否稳定时，可在升级后仍保留旧版IOS，当出现问题时可迅速退回到旧版操作系统，从而避免长时间的网路故障。;（3）、非易失性RAM(NVRAM) 　　非易失性RAM(Nonvolatile RAM)是可读可写的存储器，在系统重新启动或关机之后仍能保存数据。由于NVRAM仅用于保存启动配置文件（Startup-Config），故其容量较小，通常在路由器上只配置32KB~128KB大小的NVRAM。同时，NVRAM的速度较快，成本也比较高。;（4）、随机存储器(RAM) 　　RAM也是可读可写的存储器，但它存储的内容在系统重启或关机后将被清除，存取速度优于前面所提到的3种内存的存取速度。和计算机中的RAM一样，Cisco路由器中的RAM也是运行期间暂时存放操作系统和数据的存储器。 　　运行期间，RAM中包含路由表项目、ARP缓冲项目、日志项目和队列中排队等待发送的分组。除此之外，还包括运行配置文件（Running-config）、正在执行的代码、IOS操作系统程序和一些临时数据信息。; 路由器的类型不同，IOS代码的读取方式也不同。如Cisco 2500