触发器和时序逻辑电路测试题.docxVIP

触发器和时序逻辑电路测试题 （十二章，十三章） 一、 填空题 存放 N 为二进制数码需要_______个触发器。 一个四位二进制减法计数器状态为_______时，在输入一个计数脉冲，计数 状态为 1111，然后向高位发_____信号。 时序逻辑电路在结构方面的特点是;由具有____逻辑门电路和具有______的 触发器两部分组成。 十进制计数器最少要用______个触发器。 用 N 个触发器可以构成存放_______位二进制代码寄存器。 在数字电路系统中，按逻辑功能和电路特点，各种数字集成电路可分位 ________逻辑电路和_________逻辑电路两大类。 8421BCD 码位 1001，它代表的十进制是_________。 8421BCD 码的二一进制计数器当前计数状态是 1000，再输入三个计数脉冲， 计数状态位________。 数码寄存器主要由______和______组成，起功能是用来暂存_______数码。 同步计数器各个触发器的状态转换，与________同步，具有______特点。 寄存器在断电后，锁存的数码_______。 12、 4 个触发器构成 8421BCD 码计数器，共有______个无效状态，即跳过 二进制数码_________到______6 个状态。 二、 判断题、 1、移位寄存器每输入一个脉冲时，电路中只有一个触发器翻转。 （ ） 2、移位寄存器即可并行输出也可串行输出。 （ ） 3、右移寄存器存放的数码将从低位到高位，依次串行输入。 （ ） 4、八位二进制能表示十进数的最大值是 256. （ ） 5、表示一位十进制数至少需要二位二进制。 （ ） 6、触发器实质上就是一种功能最简单的时序逻辑电路，是时序逻辑存储记忆的 基础。 （ ） 7、数码寄存器存放的数码可以并行输入也可以串行输入。 （ ） 8、显示器属于时序逻辑电路类型。 （ ） 9、计数器、寄存器和加法器都属于时序逻辑电路。 （ ） 10、时序逻辑电路具有记忆功能。 （ ） 1 n n+1n+1 n n n+1 n+1 n 11、用 4 个触发器可构成 4 位二进制计数器。 （ ） 12、同步时序电路由组合电路和触发器两部分组成。 （ ） 13、组合电路不含有记忆功能的器件。 （ ） 14、时序电路不含有记忆功能的器件。 （ ） 15、同步时序电路具有统一的时钟 CP 控制。 （ ） 16、异步时序电路的各级触发器类型不同。 （ ） 17、时序逻辑电路与组合逻辑电路的最大区别在于，它具有存储和记忆功能。 （ ） 三、选择题 1 ． 下 列 逻 辑 电 路 中 为 时 序 逻 辑 电 路 的 是 。 A . 变 量 译 码 器 B . 加 法 器 C . 数 码 寄 存 器 D . 数 据 选 择 器 2 ． 同 步 时 序 电 路 和 异 步 时 序 电 路 比 较 ， 其 差 异 在 于 后 者 。 A . 没 有 触 发 器 B . 没 有 统 一 的 时 钟 脉 冲 控 制 C . 没 有 稳 定 状 态 D . 输 出 只 与 内 部 状 态 有 关 3 ． 若 要 设 计 一 个 脉 冲 序 列 为 1 1 0 1 0 0 1 1 1 0 的 序 列 脉 冲 发 生 器 ， 应 选 用 个 触 发 器 。 A . 2 B . 3 C . 4 D . 1 0 对于 T 触发器，若原态 Q =0，欲使新态 Q =1，应使输入 T=（ ）。 A.0 B.1 C.Q D. 对于 D 触发器，欲使 Q =Q ，应使输入 D=（ ）。 A.0 B.1 C.Q D. 6、对于 JK 触发器，若 J=K，则可完成（ ）触发器的逻辑功能。 A.RS B.D C.T D.Tˊ 7、下列触发器中，克服了空翻现象的有（ ）。 A.边沿 D 触发器 B.基本 RS 触发器 C.同步 RS 触发器 D.主从 JK 触发器 8、同步计数器和异步计数器比较，同步计数器的优点是（ ）。 A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟 CP 控制。 9、N 个触发器可以构成最大模值为（ ）的计数器。 A.N B.2N C.N 2 D.2 N 2 1DC11DC1 1D C1 1D C1 1D C1 10、一位 8421BCD 码计数器至少需要（ ）个触发器。 A.3 B.4 C.5 D.10 11、采用串行输入/串行输出的 8 位移位寄存器，时需经（ ）个脉冲后，8 位数码才能全部移出寄存器中。 A.7 B.8 C.15 D.16 四 、 分 析 题 1：触发器和门电路的区别。 2、时序逻辑电路的组成和逻辑功能。 3、分析图 P7-1 所示时序电路的逻辑功能，设初始状态为 Q = 0， CP  FF  0  Q  0