IPC设计项目总结.pptxVIP

IPC项目设计总结叠层设计层叠结构对称，Core和PP合理排布，方便加工选用高Tg板材，性能更稳定叠层设计信号层有完整的GND平面参考，减少电磁辐射POWER 与GND平面尽量靠近，耦合更好电源层之间距离尽量大，避免电源互相干扰叠层设计叠层阻抗表展示Layer NameLayer TypeFinished（mil）Finished（mm）DKType50 OHMREFTHEORETICAL VALUE100 OHMREFTHEORETICAL VALUES/MSolder mask0.60.015 3.3　　　　　　　TOP1Oz+plating1.90.048 　Signal5mil（15mil）L2（L3）50.194.2/7.8milL299.95　Prepreg(1080)3.190.081 3.94　　　　　　　L20.5Oz0.60.015 　GND　　　　　　　Core4.3340.110 4.2　　　　　　　L30.5Oz0.60.015 　Signal5milL2/L449.854.5/8.6milL2/L499.95　Prepreg(1080+2116)8.440.214 4　　　　　　　L40.5Oz0.60.015 　GND　　　　　　　Core3.1520.080 4.2　　　　　　　L51Oz1.20.030 　Power　　　　　　　Prepreg(2116+7628)13.380.340 4　　　　　　　L61Oz1.20.030 　Power　　　　　　　Core3.1520.080 4.2　　　　　　　L70.5Oz0.60.015 　GND　　　　　　　Prepreg(1080+2116)8.440.214 4　　　　　　　L80.5Oz0.60.015 　Signal5milL9/L749.854.5/8.6milL9/L799.95　Core4.3340.110 4.2　　　　　　　L90.5Oz0.60.015 　GND　　　　　　　Prepreg(1080)3.190.081 3.94　　　　　　　BOTTOM1Oz+plating1.90.048 　Signal5mil（15mil）L9（L8）50.194.2/7.8milL999.95S/MSolder mask0.60.015 3.3　　　　　　　62.6121.590 Placement布局规划1.严格按照结构要求设计2.数字电路尽量远离模拟信号3.干扰电路（如：晶振，电源等）避开高速信号走线通道4.BGA保留3mm的返修空间5.压接件留出5mm的安全间距6.上下板边各留出3mm空间，做为工艺边7.电源靠近负载，并保证电源路径尽量短8.0402,0603去耦电容摆放IC正下方，靠近电源管脚，均匀分布9.Top和Bottom面对角各放置3个光学点10.器件摆放整齐均匀Placement布局展示：TOP层Placement布局展示：BOTTOM层Routing最小VIA和最小线宽线距,满足加工要求工艺要求铺铜采用十字花焊盘连接，提高PCBA良率模拟信号阻抗50ohm，走线尽量短，并加粗 模拟信号高速差分信号线间距5W，减少串扰布线原则差分线P/N间长度匹配（误差5mil）高速差分线空间允许情况下，信号换层处添加回流地孔线距：2W（10mil），减少串扰Flash,SDRAMSDRAM走线T拓扑，走线长度匹配电源平面内缩，满足20H原则，降低EMI电源和地IC的 E-pad添加散热过孔，空白处补加GNDviaRouting布线展示L1Routing布线展示L2（L4，L7，L9都是GND平面）Routing布线展示L3Routing布线展示L5Routing布线展示L6Routing布线展示L8Routing布线展示L10Gerber file光绘文件展示 Thank you！