数字钟电路设计 数电课设.pptxVIP

设 计 题 目;目录;一、数字钟的功能要求;一、数字钟的功能要求(续);二、数字钟电路系统的组成框图;二、数字钟电路系统的组成框图（续）;三、主体电路的设计;1．振荡器的设计;振荡器的设计方案一;晶体振荡器电路;振荡器的设计方案二;555多谐振荡器原理电路;2．分频器的设计;74LS90管脚图;A、两片74LS90构成的100分频器：;3．时分秒计数器的设计; 74LS92是二—六—十二进制计算器。;六进制;五进制;BACK;4．译码显示电路设计; 各使能端功能简介如下： /LT 灯测试输入使能端。当LT＝0时，译码器各 段输出均为高电平，显示器各段亮，因此，LT ＝0可用来检查74LS48和显示器的好坏。 /RBI 动态灭零输入使能端。在LT＝1的前提下， 当/RBI＝0且输入A3A2AlA0＝000时，译码器各 段输出全为低电平，显示器各段全灭，而当输人 数据为非零数码时，译码器和显示器正常译码和 显示。利用此功能可以实现对无意义位的零进行消 隐。 ; 各使能端功能简介如下（续）： /BI 静态灭零输入使能端。只要BI＝0，不论输入 A3A2AlA0为何种电平，译码器4段输出全为低电 平，显示器灭灯(此时/BI／RBO为输入使能)。 / RBO 动态灭零输出端。在不使用/BI功能时，BI／ RBO为输出使能。该端主要用于多个译码器级联 时，实现对无意义的零进行消隐。实现整数位的 零消隐是将高位的RBO接到相邻低位的RBI，实 现小数位的零消隐是将低位的RBO接到相邻高位的 RBI。;74LS48功能表;74LS48构成的1000进制计数、译码显示电路; 5．校时电路的设计;图2.4 校“时”、校“分”电路;四、功能扩展电路的设计;四、功能扩展电路的设计（续）;四、功能扩展电路的设计（续）; 由图可见上午7点59分时，音响电路的晶体管导通， 则扬声器发出1kHz的声音。持续1分钟到8点整晶体 管因输入端为“0”而截止，电路停闹。;2．仿广播电台正点报时电路的设计 仿广播电台正点报时电路的功能要求是：每当数字钟计时快要到正点时发出声响，通常按照4低音1高音的顺序发出间断声响，以最后一声高音结束的时刻为正点时刻。 ;2．仿广播电台正点报时电路的设计（续） 设4声低音(约500Hz)分别发生在59分51秒、53秒、55秒及57秒，最后一声高音(约1kHz)发生在59分59秒，它们的持续时间均为1秒。如表2.2所示。 由表2.2可得：Q3S1 =“0” 时500Hz输入音响； Q3S1 =“1” 1kHz输入音响。; 2．仿广播电台正点报时电路的设计（续） 只有当分十位的Q2M2Q0M2＝11，分个位的Q3M1、Q0M1＝11。秒十位的Q2s2Qos2＝11及秒个位的Q0S1＝1时，音响电路才能工作。仿电台正点报时的电路如图2.7所示。;图2.7仿广播电台正点报时电路; 3．报整点时数电路的设计 报整点时数电路的功能是：每当数字钟计时到整点时发出音响，且几点响几声。实现这一功能的电路主要由以下几部分组成： （1） 减法计数器 完成几点响几声的功能。即从小时计数器的整点开始进行减法计数，直到零为止。 （2）编码器 将小时计数器的5个输出端Q4、Q3、Q2、Q1、Q0按照“12翻1”的编码要求转换为减法计数器的4个输入端D3、D2、D1、D0所需的BCD码。 ; 3．报整点时数电路的设计（续） （3）逻辑控制电路 控制减法计数器的清“0”与置数。控制音响电路的输入信号。 根据以上要求，采用了如图2.8所示的报整点时数的电路。其中编码器是由与非门实现的组合逻辑电路，其输出端的逻辑表达式由5变量的卡诺图可得。 D1的逻辑表达式：;表2.3 编码器真值表;; 减法计数器选用74LSl91，各控制端的作用如下： /LD为置数端。 /RC为溢出负脉冲输出端。 U/D为加减控制器。 CP