数字电子技术基础第五版阎石门电路.pptVIP

（ 2 ）输出为低电平时的输出特性 T 5 饱和导通时 c-e 间饱和导通内阻很小，饱和压降很 低，所以负载电流增加时输出低电平仅稍有升高。 5. 输入端负载特性 TTL 反相器的输入端对地接上电阻 R I 时， u I 随 R I 的变化而变化的关系曲线。 在一定范围内， u I 随 R I 的增大而升高，输出 高电平。但当输入电压 u I 达到 1.4V 以后， u B1 = 2.1V ， R I 增大，由于 u B1 不变，故 u I = 1.4V 也不 变。这时 T 2 和 T 5 饱和导通，输出为低电平。 R I 不大不小时，工作在线性区或转折区。 R I 较小时，输出高电平； R I 较大时，输出低电平； R OFF R ON (1) 关门电阻 R OFF —— 在保证门电路输出为 额定高电平的条件下，所允许 R I 的最大值称为关 门电阻。典型的 TTL 门电路 R OFF ≈ 0.7kΩ。 (2) 开门电阻 R ON —— 在保证门电路输出为 额定低电平的条件下，所允许 R I 的最小值称为开 门电阻。典型的 TTL 门电路 R ON ≈ 2kΩ。 数字电路中要求输入负载电阻 R I ≥ R ON 或 R I ≤ R OFF ，否则输入信号将不在高低电平范围内。 6. 扇入系数 N I 和扇出系数 N O ? 扇入系数 N I 是指合格输入端的个数。 ? 扇出系数 N O 表示门电路带负载能力的大小，即可以 驱动同类门的个数。分两种情况，一是灌电流负载 N OL ，二是拉电流负载 N OH 。 7. 平均传输延迟时间 t pd 平均传输延迟时间 t pd 表征了门电路的开关速度。 t pd = （ t pLH + t pHL ） /2 一般 TTL ： 10-40ns 3.3.3 其他类型的 TTL 门电路 一、其他逻辑功能的门电路 1. 与非门 0 1 2 1 9 0 2 0 5 2 4 1 4 5 1 ? ? ? ? ? ? ? ? OL O B OH O B V V T T T V V B A V V T T V V V B A B A 导通， 和 截止， 同为高电平时， 和 当 导通， 截止， 时， 有一个为 和 当 由多发射极三极管实现 , . , . . ) ( ? ? AB Y 2. 或非 门 ) ( ? ? ? B A Y ) ( ? ? ? B A Y OH O OL O V V T T B A V V T T B A ? ? ? ? 导通 截止， ，才有 同为 、 只有 截止 导通， 均使 任何一个为 、 4 5 4 5 0 1 3. 与或非门 ) ( ? ? ? CD AB Y 4. 异或门 ? A=0,B=0 ， T 2 T 3 导通， T 4 T 5 截止， T 7 T 9 导通， T 8 截止，输出为 0 ? A=1,B=1 ， T 6 T 7 导通， T 8 截止输出为 0 ? A=0,B=1 ，或者 A=1,B=0 ： T 3 导通， T 6 截止， T 4 T 5 必 有一个导通， T 7 截止， T 9 截止， T 8 导通，输出为 1 B A Y ? ? 3.1 概述 ? 门电路 是用以实现逻辑关系的电子电路。 ? 常用门电路： 与门、或门、非门、与非门、或非门、 与或非门、异或门 等 二极管门电路 三极管门电路 TTL 门电路 MOS 门电路 PMOS 门 CMOS 门 逻辑门电路 分立门电路 集成门电路 NMOS 门 集成电路 Integrated Circuits(IC) ： ? 集成电路就是将元、器件和连线制作在一个半导体基片上 的完整电路。 ? 规模： ? 小规模集成电路： 10 个门以内 ? 中规模集成电路：小于 100 个门 ? 大规模集成电路：小于 10000 个门 ? 超大规模集成电路： 10000 个门以上 ? 根据所使用半导体器件不同分为： ? TTL 电路 : 晶体管 - 晶体管逻辑电路 （ Transister- Transister-Logic ） ? MOS 电路 : 采用金属－氧化物半导体场效应管 (Metal Oxide Semi-conductor Field Effect Transistor, 缩 写为 MOSFET) 制造 ? CMOS 集成电路： 广泛应用于超大规模、甚大规模集成电路 4000 系列 74HC 74HCT 74VHC 74VHCT 速度慢 与 TTL 不兼容 抗干扰 功耗低 74LVC 74VAUC 速度加快 与 TTL 兼容 负载能力强 抗干扰 功耗低 速度两倍于 74HC 与 TTL 兼容 负载能力强 抗干扰 功耗低 低 ( 超低 ) 电压 速度更加