第5章存储器系统教学材料.pptVIP

5.6.1 存储芯片与CPU的连接 存储芯片的数据线 存储芯片的地址线 存储芯片的片选端 存储芯片的读写控制线 1. 存储芯片数据线的处理 若芯片的数据线正好8根： 一次可从芯片中访问到8位数据 全部数据线与系统的8位数据总线相连 若芯片的数据线不足8根： 一次不能从一个芯片中访问到8位数据 利用多个芯片扩充数据位 这个扩充方式简称“位扩充” 位扩充 2114 （1） A9～A0 I/O4～I/O1 片选 D3～D0 D7～D4 A9～A0 2114 （2） A9～A0 I/O4～I/O1 CE CE 多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数 其它连接都一样 这些芯片应被看作是一个整体 常被称为“芯片组” 位字扩展 一般来讲，对于容量为M×N位的存储器，若使用L×K位的存储器芯片，那么这个存储器所需要使用的芯片数量为(M/L) ×(N/K). 2. 存储芯片地址线的连接 芯片的地址线通常应全部与系统的低位地址总线相连 寻址时，这部分地址的译码是在存储芯片内完成的，我们称为“片内译码” 片内译码 A9～A0 存储芯片 000H 001H 002H … 3FDH 3FEH 3FFH 全0 全1 00…00 00…01 00…10 … 11…01 11…10 11…11 范围（16进制） A9～A0 3. 存储芯片片选端的译码 存储系统常需利用多个存储芯片扩充容量 也就是扩充了存储器地址范围 进行“地址扩充”，需要利用存储芯片的片选端对多个存储芯片（组）进行寻址 这个寻址方法，主要通过将存储芯片的片选端与系统的高位地址线相关联来实现 这种扩充简称为“地址扩充”或“字扩充” 地址扩充（字扩充） 片选端 D7～D0 A19～A10 A9～A0 （2） A9～A0 D7～D0 CE （1） A9～A0 D7～D0 CE 译码器 0000000001 0000000000 片选端常有效 A19～A15 A14～A0 ????? 全0～全1 D7～D0 27256 EPROM A14～A0 CE 第5章 存储器系统 教学重点 理解RAM和ROM的工作特点 掌握存储器容量的扩展 CPU与存储器的连接 5.1 存储器概述 存储器是微型计算机的核心组成部分之一，因为有了它，计算机才具有“记忆”功能，才能把程序和数据的代码保存起来，才能使计算机系统脱离人的干预，而自动完成信息处理功能. 5.2.1 半导体存储器的分类 按制造工艺 双极型：速度快、集成度低、功耗大 MOS型：速度慢、集成度高、功耗低 按使用属性 随机存取存储器RAM：可读可写、断电丢失 只读存储器ROM：正常只读、断电不丢失 读写存储器RAM 组成单元 速度 集成度 应用 SRAM 触发器 快 低 小容量系统 DRAM 极间电容 慢 高 大容量系统 只读存储器ROM 掩膜ROM：信息制作在芯片中，不可更改 PROM：允许一次编程，此后不可更改 EPROM：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程 EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写 Flash Memory（闪存）：能够快速擦写的EEPROM，但只能按块（Block）擦除 5.2.2 半导体存储器芯片的结构 地 址 寄 存 地 址 译 码 存储体 控制电路 AB 数 据 寄 存 读 写 电 路 DB OE WE CS ① 存储体 每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数据 存储容量与地址、数据线个数有关： 芯片的存储容量＝2M×N ＝存储单元数×存储单元的位数 M：芯片的地址线根数 N：芯片的数据线根数 示例 ② 地址译码电路 译码器 A5 A4 A3 A2 A1 A0 63 0 1 存储单元 64个单元 行译码 A2 A1 A0 7 1 0 列译码 A3A4A5 0 1 7 64个单元 单译码 双译码 单译码结构 双译码结构 双译码可简化芯片设计 主要采用的译码结构 ③ 片选和读写控制逻辑 片选端CS*或CE* 有效时，可以对该芯片进行读写操作 输出OE* 控制读操作。有效时，芯片内数据输出 该控制端对应系统的读控制线 写WE* 控制写操作。有效时，数据进入芯片中 该控制端对应系统的写控制线 5.3 随机存取存储器 静态RAM SRAM 2114 SRAM 6116 动态RAM DRAM 4116 DRAM 2164 5.3.1 静态RAM SRAM的基本存储单元是触发器电路 每个基本存储单元存储二进制数一位 许多个基本存储单元形成行列存储矩阵 SRAM一般采用“字结构”存储矩阵： 每个存储单元存放多位（4、8