含两个 译码器的HC芯片版图.docVIP

集成电路课程设计 1. 目的与任务 本课程设计是《集成电路分析与设计基础》的实践课程，其主要目的是使学生在熟悉集成电路制造技术、半导体器件原理和集成电路分析与设计基础上，训练综合运用已掌握的知识，利用相关软件，初步熟悉和掌握集成电路芯片系统设计→电路设计及模拟→版图设计→版图验证等正向设计方法。 2. 设计题目与要求 2.1设计题目及其性能指标要求 器件名称：含两个2-4译码器的74HC139芯片 要求电路性能指标： （1） 可驱动10个LSTTL电路（相当于15pF电容负载）； （2） 输出高电平时，|I|≤20μA，V=4.4V； minOHOH，（3） 输出底电平时，|I|≤4mA，V=0.4V； manOL，OL（4） 输出级充放电时间t=t，t＜25ns； pdf r（5） 工作电源5V，常温工作，工作频率f=30MHz，总功耗P＝maxwork150mW。 2.2设计要求 1. 独立完成设计74HC139芯片的全过程； 2. 设计时使用的工艺及设计规则： MOSIS:mhp_n12； 3. 根据所用的工艺，选取合理的模型库； 4. 选用以lambda(λ)为单位的设计规则； 5. 全手工、层次化设计版图； 6. 达到指导书提出的设计指标要求。 3. 设计方法与计算 芯片简介74HC139 3.1． 数字电路集成芯片，线译码器的高速CMOS-474HC139是包含两个2线11所示，其逻辑真值表如表能与TTL集成电路芯片兼容，它的管脚图如图 所示： 芯片管脚图图1 74HC139 真值表表1 74HC139 输入片选 数据输出 CAYAYYY 3s 21 10 0 1 1 0 0 1 0 0 1 1 0 1 0 0 1 0 1 1 0 0 1 0 0 1 1 1 1 1 ×× 1 1 1 1 1 从图1可以看出74HC139芯片是由两片独立的2—4译码器组成的，因此设计时只需分析其中一个2—4译码器即可，从真值表我们可以得出Cs为片选端，当其为0时，芯片正常工作，当其为1时，芯片封锁。A1、A0为输入端，Y0-Y3为输出端，而且是低电平有效。 2—4译码器的逻辑表达式，如下所示： Y?C?A?A?C?A?A 0001ss1 Y?C?A?A?C?A?A 01s01s1． C?A?A?C?Y?A?A 0ss0211 Y?C?A?A?C?A?A 0131ss074HC139的逻辑图如图2所示： 逻辑图图2 74HC139 电路设计3.2 的模型库参数进行各级电路的尺寸计算，其m12_20本次设计采用的是 参数如下：4﹣﹣12/Vs ㎡μ=605.312×εNMOS:=3.9×8.85×1010F/m nox10﹣=0.81056V =395×10m V ttnox4﹣﹣12/Vs ㎡F/m μ=219××=3.9PMOS: ε×8.851010pox10﹣0.971428V ﹣m V==395 t×10tpox 输出级电路设计3.2.1 为前一级的输所示，输入Vi根据要求输出级电路等效电路图如图3 。=V=Vss, V出，可认为是理想的输出，即VDDIHIL 3 输出级电路图 的计算管（NW/L）（1） 输出级N管导通，且工作在线性区，而后级有N当输入为高电平时，输出为低电平，管理想电流分NMOS=0.4V，根据V|I|≤4mA，较大的灌电流输入，要求manOL，OL 方程分段表达式： 因此， 则， ）的计算输出级P管（W/L(2) P管导通，且工作在线性区。同时要求当输入为低电平时，输出为高电平，P极限）=t，分别求出这两个条件下的（W/LN管和P管的充放电时间tminPrf ， 值，然后取大者。PMOS极限值：用）=4.4V，20μAV为条件计算（W/L≤|以1. |IminminOH，POH， 管的理想电流方程分段表达式： 因此, 则， t和t表达式分别为2. N管和P管的充放电时间fr??????11V2?VV19V?200.C?tL??ox??ddLtnddtnln?t???????????? f2??VVWV?VV???????oxnddntnddtndd ?????V.1V?20V2V?019?t?C1L????oxddtpddtp?lnt???L??????? ??r2??VWVV?? ??VV???ox???pddptpddtpdd 令t=t可以计算（W/l）的值，计算过程如下： frp,min 计算得出： 则（W/L）=140