最全的各类Flash比较讲解含时序.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
和芯微电子 Flash 学习文档        第 PAGE 1 页 共 NUMPAGES \*Arabic 22 页 1 Flash分类 根据接口类型和操作时序的不同,主要讨论以下三种Flash。各种Flash支持的功能及工作特点简要如下列出: ● Normal Flash ?page(cache) read/program ?random data input/output ?block erase ?Mult_plane operation ● Toggle ?Toggle mode interface ?data transfer at the rising and falling edge of DQS ?random data input/output ?block erase ?interleaved operation ● ONFI ?ONFI interface ?source synchronous/asynchronous data interface ?timing mode 0,1,2,3,4,5 ?page(cache) read/program ?pausing data transfer ?random data input/output ?block erase ?interleaved operation 2 Flash memory organization 块结构是Flash存储空间的基本组成单元,块也是擦除操作的最小单位,不能进行页擦除。块由许多Page组成,page是Flash编程和读操作的最小寻址单元。Flash读写都是基于page的操作。Page由多个字节或字组成。 3 Flash functional block diagram ● Normal ● Toggle ● ONFI 4 Address map ● Normal 不同容量的Hynix Flash的地址有效位数不一样,使用前阅具体产品资料地址说明。 HY27UG084G2M IO0 IO1 IO2 IO3 IO4 IO5 IO6 IO7 1st cycle A0 A1 A2 A3 A4 A5 A6 A7 2nd cycle A8 A9 A10 A11 L L L L 3rd cycle A12 A13 A14 A15 A16 A17 A18 A19 4th cycle A20 A21 A22 A23 A24 A25 A26 A27 5th cycle A28 A29 L L L L L L 其中:L must set to be “Low” Toggle 同Hynix Flash一样,不同容量的Flash的地址有效位数不一样,使用前阅具体产品资料地址说明。 K9PFGD8X5M Address Map IO0 IO1 IO2 IO3 IO4 IO5 IO6 IO7 1st cycle A0 A1 A2 A3 A4 A5 A6 A7 2nd cycle A8 A9 A10 A11 A12 A13 L L 3rd cycle A14 A15 A16 A17 A18 A19 A20 A21 4th cycle A22 A23 A24 A25 A26 A27 A28 A29 5th cycle A30 A31 A32 A33 A34 L L L Row address:3 cycle,column address:2 cycle Column address: 1~2 cycle address Row address:3~5 cycle address 其中 Page address:A14~A20 Plane address:A21 Block address:A22~A33 *L must be set to “Low” ● ONFI Row address : 3 cycles Column address: 2 cycles Row address分三部分:LUN address,block address,page address LUN address Block address Page address 5 Timing Diagrams 5.1 command latch ●No

文档评论(0)

_______ + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档