24小时数字钟VHDL语言.docVIP

PAGE PAGE 1 数字钟的设计 一、任务要求： 设计一个数字钟。 具有时，分，秒计数显示功能，以24小时循环计时。 具有清零，调节小时、分钟功能。 具有整点报时功能，整LED灯花样显示。 二、系统框图： 三、 模块说明（含程序代码）1. 秒模块程序清单library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity SECOND isport(clk,clr:in std_logic;时钟/清零信号 sec1,sec0:out std_logic_vector(3 downto 0);秒高位/低位 co:out std_logic);输出/进位信号end SECOND;architecture SEC of SECOND isbeginprocess(clk,clr)variable cnt1,cnt0:std_logic_vector(3 downto 0);计数beginif clr=1 then当ckr为1时，高低位均为0cnt1:=0000;cnt0:=0000;elsif clkevent and clk=1 thenif cnt1=0101 and cnt0=1000 th