实验一基本门电路逻辑功能测试1.pptVIP

实验一 基本门电路逻辑功能测试 实验二 中规模组合逻辑电路应用（一） 实验三 中规模组合逻辑电路应用（二） 实验四 利用 EDA 软件进行组合逻辑电路的设计 实验五 触发器设计及应用 实验六 计数器的设计及应用 实验七 555 定时器的应用 实验八 实验考试 实 验 内 容 数字电子技术实验 实验一 基本门电路逻辑功能测试 一、实验目的 1 、熟悉基本门电路的逻辑功能及测试方法 2 、掌握用 SSI 设计组合逻辑电路的方法 3 、用实验验证所涉及电路的逻辑功能 二、实验仪器及器材 1 、数字逻辑实验台 2 、集成块 74LS00 、 74LS32 、 74LS86 各一片 3 、导线若干 74 系列门电路芯片外形 如图 1-1 所示，管脚编号 方法：管脚向下半月形 缺口向左，从下排自左 向右顺序编号，上排自 右向左顺序编号。 图 1-1 74 系列芯片的管脚编号方法图 1. 74 系列芯片的管脚读法 三、实验原理 实验一 基本门电路逻辑功能测试 按集成度分：小规模（ SSI ）：每片 1 — 10 个器件， 中规模（ MSI ）：每片 10 — 100 个器件 大规模（ LSI ）：每片数千个器件 超大规模（ VLSI ）：每片 10000 器件 按电路结构和工作原理分： 组合逻辑电路：无记忆，输出与以前状态无关 时序逻辑电路：有记忆，输出与以前状态有关 实验原理 2. 逻辑电路的分类： 3. 组合逻辑电路的设计 实验原理 组合电路 ：输出仅由输入决定，与电路当前状 态无关；电路结构中 无 反馈环路（无记忆） 组合电路的描述方法主要有逻辑表达 式、真值表、卡诺图和逻辑图等。 输入到输出之间没有反馈回路。电路 不含记忆单元。 组合电 路特点 : 组合逻辑电路 … … … … I 0 I 1 I n -1 Y 0 Y 1 Y m -1 … … 输 入 输 出 0 0 0 1 1 1 1 0 1 1 m 1 m 1 0 1 1 ( , , , ) ( , , , ) ( , , , ) n n n Y f I I I Y f I I I Y f I I I ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? L L M L 实验原理 1. 分析 2. 真值表 3. 化简 4. 逻辑图 设计要求：在满足逻辑功能和技术要求的基础上，力求使电 路简单、经济、可靠。设计中所说的“最简”是指电路所用 的器件数最少，器件的种类最少，而器件之间的连线也最少。 实验原理 组合逻辑电路的设计 ? 逻辑变量：取值仅有逻辑“ 0” 和逻辑“ 1” ? 逻辑代数：按一定逻辑关系进行代数运算（与、 或、非、与非、异或 ……) 实验原理 4. 逻辑变量和逻辑代数的含义 1A 1Y 3A 2A 4A 3B 2B 4B 3Y 2Y 4Y 1 2 3 4 5 6 7 8 9 10 11 12 13 14 GND Vcc 1B 74LS00 实验原理 四、实验内容及步骤 1. 二输入与非门 74LS00 的逻辑功能测试 ( 结果填入表 1.1) 实验一 基本门电路逻辑功能测试 实验内容及步骤 2. 二输入或门 74LS32 的逻辑功能测试 ( 结果填入表 1.1)