数字电子A答案.docxVIP

《数字电子技术》期末考试（ A 卷） 标准答案 一 填空（ 每空 1 分，共 11 分） 1、 101)2 =( 179.625 )10 2、 (255) ( FF ) 16 10= 3、 （ 11.001）2＝（ 3.2 ）16 4、 503 用 8421BCD 码表示为（ 0001 1111 0111 ） 8421BCD 5、 (－1101)2 的补码是（ 10011 ） 6、逻辑变量只有 1 、 0 两种取值；在正逻辑规定中分别 用 高 、 低 电平表示。 7、 时序逻辑电路由（ ）两大部分组成 8、为了保证计数的最大值可达 100 个，则所需的最少触发器 为（ 7 ）个 数字电子技术期末考试试卷（ A 卷）第 1 页 共 8 页 得 分 阅卷教师 二 二 化简题 （ 共 30 分） 用公式化简 : 1. F AC BC B D A( B C ) ABC D ABDE （ 10 分） F A(C B C BDE ) BC BD (1 AC ) A BC B D 1 / 8 2 y= （10 分） 原式＝ AB+ABCD+ ABCD + AC BC =AB+ AC BC =(AB+ A B )C+ ABC =(AB+ AB )C+ AB C =C+ ABC 《数字电子技术》期末考试试卷（ A 卷）第 2 页 共 8 页 3 用卡诺图化简下列函数 （10 分） Y1 ( A, B, C) m(1,2,3,7) 卡诺图 : BC A 0 1 1 1 0 0 1 0 2 / 8 Y1 A B AC BC 《数字电子技术》期末考试试卷（ A 卷）第 3 页 共 8 页 得 分 阅卷教师 三 三、 分析 题 （ 共 29 分） 1 如图电路中，写出表达式，并画出真值表 （ 10 分） 3 / 8 解： F 的表达式为 F= A·B C 真值表如下： A B C F 0 0 0 0 0 1 0 0 1 1 2 0 1 0 0 3 0 1 1 1 4 1 0 0 0 5 1 0 1 1 6 1 1 0 0 7 1 1 1 0 《数字电子技术》期末考试试卷（ A 卷）第 4 页 共 8 页 2、 电路及其波形图如下，试对应画出 Q、Q 端的波形。 （ 9 分） 4 / 8 《数字电子技术》期末考试试卷（ A 卷）第 5 页 共 8 页 试分析图所示的时序逻辑电路的逻辑功能，写出它的驱动方程、状态方 程和输出方程。 FF1、FF2 和 FF3 是三个主从结构的 TTL 触发器， 下降沿动作，输入端悬空时和逻辑 1 状态等效。（ 10 分） 解（ 1）从图给定的逻辑图可写出电路的驱动方程为： 5 / 8 (2) 将式（ 6.2.1）代入 JK 触发器的特性方程 Q*=JQ ’+K ’Q 中去，于是得到电路的状态方程 根据逻辑图写出输出方程为 Y=Q 2*Q3 《数字电子技术》期末考试试卷（ A 卷）第 6 页 共 8 页 得 分 阅卷教师 四 四、 设计题（ 30 分） 试用八选一数据选择器实现逻辑函数 （15 分） Y AC ABC ABC A2 Y A1 8 选 1 MUX A0 ST D0 D1 D2 D3 D4 D5 D6 D7 6 / 8 Z AC A BC AB C ABC A BC AB C m7 m5 m6 2 分 D7=D6 =D5=1 D4=D3=D2=D1= D0=0 8 分 Z A A2 Y B 8 选 1 MUX C A0 ST D0 D1 D2 D3 D4 D5 D6 D7 “ 1” “ 0” 《数字电子技术》期末考试试卷（ A 卷）第 7 页 共 8 页 2 用中规模集成记数器 74161 构成七进制计数器。 （15 分） （1） 画出状态转换图； （2） 画出连线图。（可直接画在下边图上） 附表 1 74161 功能表 CP RD LD EP ET D 3 D 2 D 1 D Q Q Q Q 3 2 1 0 ×0 × × × × × × × 0 0 0 0 ↑10 × × A B C D A B C D × 1 1 0 × × × × × 保 持 × 1 1 × 0 × × × × ↑1 1 1 1 × × × ×计 数 7 / 8 EP Q0 Q1 Q2 Q3 CO ET 74161 LD CP D0 D1 D 2 D3 RD 1） 0000 0001 0010 0011 0110 0101 0100 （5 分） 2） 1 Q0 Q1 Q2 Q3 CO EP 1 ET 74161 LD CP D 0 D1 D 2 D3 RD 1 0 0 0 0 （10 分） 《数字电子技术》期