使用逻辑分析仪调试时序问题.docxVIP

使用逻辑分析仪调试时序问题 在今天的数字世界，嵌入式系统比以往任何时候都更为复杂。使用速度更快、 功耗更低的设备和功能更强大的电路，工程师需要考虑信号完整性问题。在调 试和验证过程中，大部分数字电路失效可以追溯到信号完整性问题。本文将讨 论如何使用逻辑分析仪的特性和功能来解决这些和时序相关的问题，以快速、 方便地找到设计问题的根源。 探测的考虑 在你的设计电路中布置合适的探测点对于后期的调试工作具有至关重要的作 用。有了合适的探测点，你可以把不同位置的信号时序问题关联起来，查看总 线的运行情况，并分析硬件和软件接口。因此寻找问题根源的第一步就是信号 的探测。 确定好测试点后，下一步就是挑选探头，探头的特性对于测量非常重要，总电 容负载偏高的探头可以改变系统性能并带来（或隐藏）时序问题。尤其在高速 系统，偏高的探头电容负载可能导致被测系统 （SUT）无法正常运行。因此，尽可 能选择较小的总电容负载探头。 探头电容一般会拉长信号边沿时间，如图 1 所示。该边沿的转换速度变慢 , 时间 大约为t△，而较慢的边沿经过逻辑电路后，将在被测系统中引入时序问题。 随着时钟频率增加，这个问题变得更加严重。 图 1 逻辑分析仪探头的阻抗影响信号的上升时间和时序测量 逻辑分析仪的性能考虑 逻辑分析仪的性能对于系统调试，寻找问题源起了重要作用。而要正确选择逻 辑分析仪来满足测试需求，首先需要了解逻辑分析