Multisim数字时钟设计实习报告.docxVIP

个人收集整理 勿做商业用途 封 面 个人收集整理 勿做商业用途 作者：Pan?Hongliang 仅供个人学习 Multisim?实习报告 数字时钟设计 个人收集整理 勿做商业用途 学 院 专业班级 姓 名 学 号 年?月 一、实验目的： 1、学习一个?EDA?电子辅助设计软件－MultiSim 2、学习?MultiSim?的基本操作 3、熟悉?MultiSim?元器件库，如果是库中没有的元器件如何进行模型的添加 4、功能设计模块化 二、实验内容： 利用?MultiSim?设计出一个数字式电子表电路： 功能划分： – 时间功能：显示、调整 – 日期和星期功能：显示、调整 – 跑表功能：起动、停止、复位 要求： – 各模块要能单独调试，各自保存一个文件 – 在总图中各功能模块用子电路进行封装 – 功能按钮要复用，最多?3?个操作按钮 三、实验设备： 1、PC?机一台 2、MultiSim?开发软件 四、总体设计思路： 数字式电子表电路总体可看成由年、月、日、星期、时、分、秒七大模块组成， 个人收集整理 勿做商业用途 每个子模块分别有显示部分和计数进位两大部分，可先分别设计这七大模块，之 后再进行电路拼接、封装，并总体实现清零、停止、启动、调整功能. 其中我主要用到的元器件有?74LS160?同步十进制计数器芯片，主要用来实现 计数及进位的功能，以及?LED?数码管，主要用来实现显示功能.总体的清零、启 动功能则通过高、低电平选择性接到?CLR?端来进行实现.停止功能由高、低电平 选择性接到?ENP?使能端来进行实现.在实现调整功能上，我使用了一个?74LS153 数据选择器，通过选择年、月、日来进行单步调节. 五、各功能模块的设计： 1、?子模块秒的设计： 秒模块可从?0—59?计数，即一个?60?进制带显示功能的计数器，所以在设计 此模块时我使用了两个?74LS160?十进制计数器及两个?LED?显示元器件. 其中?74LS160?中的?QA,QB,QC,QD?端口分别接到?LED?元器件的?1,2,3,4?端 口中，用来实现计数器的显示功能，将一个方波脉冲接到低位?74LS160?计数 器的?CLK?端，当方波周期为?1S?时，可实现秒表的计时功能.低位的计数器的 进位端?RCO?接到高位计数器的?CLK?端，表示当进行进位时，高位计数器计 数，又注意到?CLK?端为低电平触发，所以在电路中加了个非门，使?RCO?进 位端的高电平转换为低电平，这样就将两个计数器连接起来了. 因为?74LS160?本身即为同步十进制计数器，所以低位的计数器模块我们可 以不用管置数端?LOAD?及清零端?CLR，到?9?后会自动进位，并重新从?0?开始 计数，直接将他们接入高电平?VCC?即可，但是高位的?74LS160?是?0-5?的六进 制计数器，我们需要 对?CLR?端进行设计和使用?.?我采用了一个与非门 （NAND2），接到?QB,QC?端，再接入?CLR?端，表示当计数器输出为?0110?时 （即?6?时），CLR?端为低电平，计数器清零. 这样一个从?0—59?的六十进制，带显示功能的计数器就设计好了，下图电 路即为未封装的原始电路连接图. 由于其中电路有些复杂，为了电路的简介与美观，进行电路模块的封装，选中 要封装的部分，选择菜单栏中的?PLACE,在下拉菜单中选择?Replace?by?Subcircuit， 进行电路的封装，封装之后电路图为： 个人收集整理 勿做商业用途 其中?I01?端口为秒模块向分模块的进位端，从秒模块高位的?CLR?端引出的端 口. 2、?子模块分的设计及分、秒模块的连接思路： 分模块和秒模块本质的设计思路是一致的，都是?0—59?的?60?进制计数器， 只不过分模块的低位计数器中，CLK?端口接秒模块高位计数器的进位端?I01. 下图为两模块连接并封装之后的电路图： 3、?带清零、暂停功能的分、秒计时器的设计： 在第二步中设计的分、秒模块并没有清零、计时功能，因为使能端和?CLR 端并未选择性的接高、低电平. 在设计暂停功能时，我选用了一个单刀双掷开关（?SPDT），此开关一端接 高电平?VCC，一端接地，并将它连入四个计数器的使能端（?ENP,ENT），通 过控制开关来进行暂停和起跑，当开关连高电平时，计数器正常工作，开关 接地时计数器暂停. 清零功能的原理和暂停功能是一样的，但由于有计数器到?6?时清零，所以 要在电路中加入一个与门，即计数器到?6?或者开关接地时（因为?CLR?为低电 平触发），计数器清零. 封装后电路图如下，其中控制键为空格的单刀双掷开关实现清零功能，控 制键为?1?的单刀双掷开光实现暂停功能，此图中电路正处在暂停阶段： 下图中为正处于的清零状态下电路： 分模块中高位计数器?C