《第六章 中断控制接口》.pptVIP

第六章 中断控制接口;第六章 中断控制接口;外部中断：可屏蔽中断和非可屏蔽中断。 内部中断：除法错等中断，软中断。;实现中断嵌套：CPU在处理低级中断时，若出现更高级的中断请求，应暂停对较低级的中断的处理，转去处理较高级的中断。;CPU的中断是开放的：CPU只有在标志寄存器中的IF标志为1时才对外部中断请求信号（INTR）进行响应。CPU可通过STI、CLI指令对IF标志置1或清0。;关中断：CPU响应中断后，首先将标志寄存器入栈，然后关闭中断（IF置0），以防止 在保存断点和保护现场之前再次响应??断。 保存断点：将CS、IP推入堆栈，以保证中断结束时返回到断点处。 根据中断向量（CPU发中断响应信号时获得的）查询中断向量表，得到中断服务子程序的首地址，并转去执行中断处理程序。;6.1 中断系统概述;PCK：RAM奇偶错。 NPI：8087异常。 I/O CHCK：I/O通道奇偶错。;INT n 指令;6.1 中断系统概述;开机或者复位时由BIOS将10H~1FH号中断的首地址写入表中。;中断描述符表IDT;调用门：允许较低级的程序调用（CALL）较高级的程序（如操作系统）。（在GDT中） ;第六章 中断控制接口;6.2.1 8259A的引脚;6.2.2 8259A的内部结构及中断响应顺序;外部设备提出中断请求（IRQi）。 中断请求被锁存在IRR中，并与IMR相“与”。 经优先级分析器检出优先级最高的中断请求。 由控制电路比较该中断请求与当前中断（CPU正在处理的）的优先级，判断是否能够进行嵌套。是则向CPU发出INT信号。 CPU输出第一个INTA脉冲信号，将IRR的对应位清0，并将ISR的对应位置1。; ; ; ; ;ICW1： ICW2 ： ICW3： ;ICW3： ICW4： ;OCW1： /IMR OCW2： ;OCW3： ;6.2 8259A中断控制器;；初始化主控8259A MOV AL,11H ;ICW1，8259A级联使用，边沿检测 OUT 20H,AL MOV AL,08H ;ICW2,设置中断向量的高5位， OUT 21H,AL ;IRQ0~IRQ7分别对应INT08H到0FH MOV AL,04H ;ICW3,在IRQ2上接有一从属8259A OUT 21H,AL MOV AL,01H ;ICW4,指定非AEOI方式 OUT 21H,AL ;6.2 8259A中断控制器;第六章 中断控制接口;习 题