数字电子技术考试试题.docxVIP

--------------------号 -- -- -- -- -- -- -- -- -- -- 学 -- -- -- -- -- -- - - -- --线 -- 《数字电子技术》考试试卷（?A?卷） （闭卷????时间?120?分钟） 题?号??????一??????二??????三??????四??????五?????总分 得?分 阅卷人 --------------------------业????题??-----专--------------- -- -- -- -- -- -- -- -- -- -- -- -- -- 业????题??- -- -- 专 -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- 名 线?-- 姓 -- 订 -- 装?-- -- 超 订 勿 -- -- 答 -- -- -- -- 级 年 -- -装 - - -- -- -- 系 /院 - / -- --  一、填空题（每空?1?分，共?15?分）?????????????????????????????????得分 1?、十进制数??73.75?的二进制数为?__1001_001________?，?8421BCD?码为?，__________________ 2、当?TTL?与非门的输入端悬空时相当于输入为?????电平。 3、在数字电路中，不论哪一种逻辑门电路，其中的关键器件是?MOS?管或?BJT，它们均可 以作为_________器件。 4?、?时序逻辑电路在??CP?脉冲作用下，由无效状态自动回到有效序列称为电路具有 _________。 5?、?TTL?反?相?器?的?输?入?级?由?BJT?构?成?，?输?出?级?采?用?推?拉?式?结?构?，?其?目?的?是?为?了 ________________和增强带负载的能力。 6、当七段显示译码器的输出为高电平有效时，应选用共_____极数码管。 7、用?4?个触发器可以存储________位二进制数。 8、如果对键盘上?108?个符号进行二进制编码，则至少要______位二进制数码。 9、时序逻辑电路分为同步时序和_____________两大类。 10、几个集电极开路与非门（OC?门）输出端直接相连，配加负载电阻后实现_______功能。 11、表达式?F???ABC???BC?能否产生竞争冒险???????（可能/不可能）。 12、表达式?F???AB???C?，用与非门实现的表达式是??????????????。 13、一个四位串行数据，输入四位移位寄存器，时钟脉冲频率为?1kHz，经过 ms?可转换为?4?位并行数据输出。 14、多谐振荡器有???个稳定状态。 第1??共??9?页 二、单选题（每题?1?分，计?10?分） 得分 1、________D___? 1、________D___?电路在任何时刻只能有一个输出端有效。 （A）二进制译码器 (B)二进制编码器 （C）七段显示译码器 (D)十进制计数器 2、对?CMOS?与非门电路，其多余输入端正确的处理方法是____D_______。 A、通过大电阻接地（1.5KΩ?） B、悬空 4 C、通过小电阻接地（1KΩ?） D、通过电阻接?V  CC VCC 3、基本?RS?锁存器如图?1?所示，为使锁存器处于“置?1”状态，其?SR?应为_B_______。 (A)?SR=00??????(B)?SR=01??????(C)?SR=10?????(D)?SR=11 Rc S F Q R Q 图?1 4、为了将正弦信号转换成与之频率相同的脉冲信号，可采用 __D 。 A、多谐振荡器 B、移位寄存器 C、单稳态触发器 D、施密特触发器 5、要将方波脉冲的周期扩展?10?倍，可采用_____A_____。 A、10?级施密特触发器 B、10?位二进制计数器 C、十进制计数器 D、单稳态触发器 6、实现?8421BCD?转换为余?3?码的最简单方法是_________B_。 A、8-3?编码器 B、4?位二进制加法器 C、4?位二进制数据比较器 D、4-1?数据选择器 7、理想数字系统的综合指标为?DP t?P?，该值越小，表明其________C__。 pd D A、功耗越小 B、速度越低 C、愈远离理想情况 D?愈接近理想情况 第2 共 9?页 8、OD?门上拉电阻计算公式，理解错误的一项是___D__________。 A、也能用于?OC?门 B、用作电平转换时应该用V  DD ??V  IH?(min) 作为?R?的电压 P ------------ -- -- --