【2019年整理】电路板级的电磁兼容设计.docxVIP

电路板级的电磁兼容设计 电源网讯 本应用文档从元件选择、电路设计和印制电路板的布线等几个方面讨论了电 路板级的电磁兼容性（EMQ设计。 本文从以下几个部分进行论述： 第一部分：电磁兼容性的概述 第二部分：元件选择和电路设计技术 第三部分：印制电路板的布线技术 附录A:电磁兼容性的术语 附录B:抗十扰的测量标准 第一部分一电磁十扰和兼容性的概述 电磁十扰是现代电路工业面对的一个主要问题。为了克服十扰，电路设计者 不得不移走十扰源，或设法保护电路不受十扰。其目的都是为了使电路按照预期的 目标来工作一世到电磁兼容性。通常，仅仅实现板级的电磁兼容性这还不够。虽 然电路是在板级工作的，但是它会对系统的其它部分辐射出噪声，从而产生系统级 的问题。另外，系统级或是设备级的电磁兼容性必须要满足某种辐射标准，这样才 不会影响其他设备或装置的正常工作。许多发达国家对电子设备和仪器有严格的电 磁兼容性标准；为了适应这个要求，设计者必须从板级设计开始就考虑抑制电子十 扰。 电磁环境的组成 一个简单的电磁十扰模型由三个部分组成： 电磁十扰源 耦合路径 接收器 电磁十扰模型的组成如图一所示 电破「疣源H ? 耦合路径 ? 按收器 ▼ DianYuanxom 矜制检料 控制期箜rftft 1就。嘛」留￡?酸物｝ ：降低劾暖果导。 （怵戳电娘总副＞ [■用蛆按受器抗I挫度力， 图1电磁「扰模-的细成 电磁干扰源 电磁干扰源包括微处理器、微控制器、静电放电、传送器、瞬时功率执行元 件，比如说：机电式继电器、开关电源、闪电等。在一个微控制器系统里，时钟电 路通常是最大的宽带噪声发生器，而这个噪声被分散到了整个频谱。随着大量的高 速半导体器件的应用，其边沿跳变速率非常快，这种电路可以产生高达 300MHZ 的谐波干扰。 耦合路径 噪声被耦合到电路中最简单的方式是通过导体的传递。如果一条导线在一个 有噪声的环境中经过，这条导线通过感应将接受这个噪声并且将它传递到电路的其 余部分。噪声通过电源线进入系统，就是这种的耦合的一种情况。由电源线携带的 噪声就被传到了整个电路。 耦合也能发生在有共享负载（阻抗）的电路中。例如，两个电路共享一条提 供电源电压导线，并且共享一条接地的导线。如果一个电路要求提供一个突发的电 流，由丁两个电路共享共同的电源线和同一个电源内阻，则另一个电路的电源电压 将会下降。该耦合的影响能通过减少共同的阻抗来削弱。但不幸的是，电源内阻抗 是固定的而不能被降低，这种情况也同样发生在接地的导线中。在一个电路中流动 的数字返回电流在另一个电路的接地回路中产生了地电位的变动。若接地不稳定， 则将会严重的降低运算放大器、模数转换器和传感器等低电平模拟电路的性能。同 样，对每个电路都共享的电磁场的辐射也能产生耦合。当电流改变时，就会产生电 磁波。这些电磁波能耦合到附近的导体中并且干扰电路中的其它信号。 接收器（受体） 所有的电子电路都可以接受传送的电磁干扰。虽然一部分电磁干扰可通过射 频被直接接受，但大多数是通过瞬时传导被接受的。在数字电路中，临界信号最容 易受到电子干扰的影响。这些信号包括复位、中断和控制信号。模拟的低级放大 器、控制电路和电源调整电路也容易受到噪声的影响。 为了进行电磁兼容性设计并符合电磁兼容性标准，设计者需要将辐射（从产 品中泄露的射频能量）减到最小，增强其对辐射（进入产品中的射频能量）的易感 性和抗丁扰能力。如图一所示，发射和抗丁扰都可以根据辐射和传导的耦合来分 类。辐射耦合在高频中十分常见，而传导耦合路径在低频中更为常见。 电磁兼容性的费用 最经济有效的电磁兼容性设计方法，是在设计的早期阶段充分考虑评估电磁 兼容性的技术要求（见图2）。 图2电磁兼容性的费用 要让设计者在最初选择元件、设计电路和设计 PCB布线时，就把电磁兼容性 作为主要的设计依据是不大现实的。但是，如果设计者能牢记这篇文章的建议，那 么，就能减少不合理的元件选择、电路设计和 PCB布线的情况出现。 第二部分一元件的选择和电路设计技术 元件的选择和电路设计是影响板级电磁兼容性性能的主要因素。每一种电子 元件都有它各自的特性，因此，要求在设计时仔细考虑。下面将讨论一些常见的用 来减少或抑制电磁兼容性的电子元件和电路设计技术。 ?元件组 有两种基本的电子元件组：有引脚的和无引脚的元件。有引脚线元件有寄生 效果，尤其在高频时。该引脚形成了一个小电感，大约是 1nH/mm/引脚。弓I脚的 末端也能产生一个小电容性的效应，大约有 4pF。因此，引脚的长度 应尽可能的短。与有引脚的元件相比，无引脚且表面贴装的元件的寄生效果 要小一些。其典型值为：0.5nH的寄生电感和约0.3pF的终端电容。从电磁兼容 性的观点看，表面贴装元件效果最好，其次是放射状引脚元件，最后是轴向平行引 脚的元