Intel制程部分关键制造关键技术前瞻.docVIP

Intel/IBM 22/15nm制程部分关键制造技术前瞻 半导体特征尺寸正在向22/15nm等级不停缩小，传统平面型晶体管还能满足要求吗？相关这个问题，业界已经讨论了很久。现在，决定半导体制造技术发 展方向历史拐点立即到来，尽管IBM和Intel两大阵营在发展方法上会有各自不一样风格和路线，但双方均已表态称在15nm等级制程启用全耗尽型晶体 管（FD:Fully Depleted）技术几乎已成定局，同时她们也全部已经在认真考虑下一步要不要将垂直型晶体管(即立体结构晶体管)制造技术如三门晶体管，finFET等投入实用。 ? 据Intel制程技术经理Mark Bohr表示，Intel对部分耗尽型（PD:Partliy Depleted）CMOS技术能否继续沿用到15nm制程节点感到“很消极”。但她同时表示，即使只有SOI技术才能够在保留传统平面晶体管结构条件下应用FD技术；不过体硅制程也并非无可救药，采取三门或FinFET等立体晶体管结构技术，便能够在体硅或SOI上满足关键尺寸深入缩小需求，一样也能够制造出FD MOSFET。 ? Gartner分析师Dean Freeman则表示，现在半导体业界所面临情况和1980年代很类似，当初业界为了摆脱面临发展瓶颈，开始逐步采取CMOS技术来制造内存和逻辑芯片，从而开创了半导体业界新纪元。栅极宽度不停减小所带来负面效应越来越显著。首先,为了消除短通道效应，大家不得不向沟道中掺杂磷，硼等杂质元素，这便造成管子门限电压Vt上升，同时还降低了沟道中电子流动速度，造成管子速度下降。而且用来向沟道中掺杂杂质离子注入工艺也存在极难控制问题，很轻易造成管子门限电压过大等不良结果。 其次,传统SiGe PMOS硅应变技术也开始面临瓶颈，在32nm制程节点中,漏源两极中掺杂锗元素含量已经占到了40%左右,极难再为沟道原子提供更高等级应变.其三,栅极氧化物厚度方面也将出现发展瓶颈问题.IBM研发中心高管Bruce Doris表示,栅极氧化物厚度减薄速度已经跟不上栅极宽度缩小步伐.其它部分平面型晶体管所面临问题也将越来越难处理.工作电压不停升高,使芯片功耗控制变得越来越困难;而且关键尺寸缩小还会造成漏/源极电阻不停增大.那么业界有什么策略来应对这些挑战呢？Intel战略：22nm仍采取传统技术，15nm可能转向三门结构据Intel表示，在下一代22nm制程产品中，她们仍将继续采取传统基于体硅平面型晶体管结构（以前曾有传言称 Intel会在22nm制程中转向立体结构三门晶体管技术），她们计划于 底正式推出22nm制程技术。而在今年9月份，Intel已经展示过一款采取22nm制程技术制造SRAM芯片，这种芯片存放密度为364Mb，内含29亿个晶体管，而且采取了Intel第三代gate-last HKMG制程技术，门极绝缘层和金属栅极关键部分在制造工序最终多个工步制造成型，避开前面高温退火工步（45/32nm中使用前代技术则只有金属栅极才在最终多个工步制造成型）。至于15nm制程节点，Bohr表示，Intel现在正在考虑在15nm制程节点上要采取哪些新制程技术以满足要求，她认为：“全耗尽技术对降低芯片功耗很有效。”不过 Intel现在也在考虑除此之外多个可行性方案，比如是转向三门晶体管技术(三门技术其实和IBM双门finFET同属finFET型晶体管，但因为对手将其双门技术命名为finFET，所以Intel便依据自己finFET技术特点将其命名为三门技术)，或是转向全耗尽+平面型晶体管技术等等。据Bohr表示，Intel会在六个月之内就15nm制程节点将采取哪一个新技术做出决定。以前据Intel前技术经理Scott Thompson估计，Intel最终会选择采取三门结构晶体管制程，而其它厂商则会因为FinFET结构制程工艺复杂性而对FinFET望而却步。Scott Thompson现在职位是在佛罗里达大学任教。按Intel脾气，她们一向对SOI工艺保持抗拒态度。不过Bohr表示：“我们要找是一个性价比最高方案，不管是SOI或其它什么技术，只要某种技术能够带来额外性能提升或较低功耗，那么我们就会采取这些技术。”IBM阵营战略：22nm有可能转向FD-ETSOI，15nm可能启用finFET结构IBM阵营方面，和Intel不一样，尽管有可能后延到15nm制程节点时间段，但IBM企业已经开始考虑要在22nm制程节点便开始使用FD-SOI技术。 IBM企业12月份曾经展示了一个基于ETSOI（extremely thin SOI：超薄SOI）FD-ETSOI工艺。这种工艺仍然基于传统平面型晶体管结构，不过这种工艺SOI层厚度则很薄，这么便能够采取全耗尽工艺，能够显著