数字电子钟实验报告（一）.pdfVIP

一 课程设计题目: 数字电子钟的设计 二 设计目的：1、掌握数字系统设计的基本方法和流程。 2 、掌握计数器、译码器、数据选择器等常见器件的原理及使用方法。 3、掌握PLD 开发工具QuartusII 的使用。 4 、掌握VHDL 硬件描述语言文本输入和原理图输入方法。 三 设计内容： （1）进行需求分析，确定总体框架。 （2 ）利用VHDL 文本输入方式或原理图输入法分模块具体分析。 （3 ）对设计电路进行仿真与测试。 四 设计要求： （1）具有时、分、秒的计数功能，并且以24 小时为一个计时周期。 （2 ）具有整体清零功能。 （3 ）分别用6 个数码管显示时、分、秒记时结果的个位和十位。 （4 ）当电路发生走时误差时，要求电路具有校时功能。 五 工作原理： 数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时 电路、分频器，整点报时电路等组成。将标准秒脉冲信号送入“秒计数器”，该 计数器采用60 进制计数器，每累计60 秒发出一个“分脉冲”信号，该信号将作 为“分计数器”的时钟脉冲。“分计数器”也采用60 进制计数器，每累计60 分， 发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用 24 进制计数器，可以实现一天24h 的累计。译码显示电路将“时、分、秒”计数器 的输出状态经七段显示译码器译码，通过六位LED 显示器显示出来。其数字电子 钟电路分析设计框图如下: 1 六 课程设计的电路设计部分: 1 分频器: 实现对脉冲的1000 分频，仿真图如下： 2 60 进制计数器： 2 电路即可作为秒计数器，也可作为分计数器，仿真图如下： 3 24 进制计数器： 电路作为时计数器，仿真图如下： 3 4 译码显示电路： 译码电路的功能是将秒、分、时计数器的输出代码进行翻译，变成相应的数字。 输出高电平有效，专用于驱动LED 七段共阴极显示数码管。若将秒、分、时计 数器的每位输出分别送到相应七段译吗管的输入端，便可以进行不同数字的显 示。 仿 真 图 如 下 ： 4 5 校时电路 校时电路是数字钟不可缺少的部分，每当数字钟与实际时间不符时，需要根据标 准时间进行校时。 仿真图如下： 5 总 的 仿 真 图 ： 6 七 设计拓展：若要求数字电子钟具有整点报时响铃的功能，应如何修改设计？ 仿广播电台整点报时电路设计,每当数字钟计时快到整点时发出响声,四低一高并 且以最后一声高音结束的时刻为整点时刻。整点报时电路 然后如上封装成模块供总电路调用，来调整分秒计数器。 7 八 心得体会：这次电子技术课程设计，我很用心的去完成，当总原理图绘 好的那一刻，心里有说不出的满足感。从这次课程设计中，我真正学到了很多有 用的知识。 拿到课题后，我首先将《数字电子技术》中有关本次设计的内容复习了一遍， 比如七段译码显示器、计数器等等。然后根据设计要求，我去图书馆查阅了相关 的资料，对整体框架做了一个初步的了解。借了一本关于VHDL 硬件描述语言的 书仔细的研读。做完准备工作后就正式开始设计与绘图。先要将没每一功能模块 设计出来，再整体排版、连接。突然意识到做事情真的应该很注重细节，由于自 己在标注总图的过程中疏忽大意，把标号随便的写到了图上，导致最终的结果无 法运行出来，满头大汗之后老师耐心的帮忙解决了这个问题。 这次设计还让我熟练掌握了课本上的一些理论知识，通过在图书馆查到的资 料，我