采用设计的进制计数器.docVIP

《电子设计基础》课程汇报 设计题目： 4/7进制计数器设计 学生班级： 通信0902 学生学号： 5972 学生姓名： 指导老师： 时 间： . 6．24 西南科技大学 信息工程学院 设计题目及要求 题目：4/7进制计数器设计：采取74LS192（40192）。 2、要求：a、数码管显示状态。 b、用开关切换两种进制。 c、计数脉冲由外部提供。 题目分析和方案选择 由题目及其要求分析可知，首先要使用74LS192或40192设计一个4进制计数器和一个7进制计数器，然后经过数码管来显示状态。两种进制间切换能够经过一个单刀双掷开关来实现。其关键和难点在于设计一个4进制计数器和一个7进制计数器。 经过分析74LS192和40192特点，发觉能够使用清零法来设计一个4进制计数器，而7进制则不能直接经过置数或清零取得。所以我选择采取置数法将74LS192或40192设计从0到78进制计数器改装为从1到7计数器，然后再经过一个减法器使从1到7计数器变为从0到67进制计数器。而减法器能够使用集成加法器和四个异或门来实现。 关键元器件介绍 在本课程设计中，关键用到了74LS192计数器、7447译码器、74LS00和非门、7408和门、74LS136异或门、74283加法器、七段数码显示器和一个单刀双掷开关等元器件。 一、十进制同时可逆计数器74LS192 功效以下： 异步清零。74LS192输入端异步清零信号CR，高电平有效。仅当CR=1时，计数器输出清零，和其它控制状态无关。 异步置数控制。LD非为异步置数控制端，低电平有效。当CR=0,LD非=0时，D1D2D3D4被置数,不受CP控制。 加法计数器，当CR和LD非均无有效输入时，即当CR=0、LD非=1,而减数计数器输入端CPd为高电平，计数脉冲从加法计数端CPu输入时，进行加法计数；当CPd和CPu条件交换时，则进行减法计数。 保持。当CR=0、LD非=1（无有效输入），且当CRd=CPu=1时，计数器处于保持状态。 进行加计数，并在Q3、Q0均为1、CPu=0时，即在计数状态为1001时，给出一进位信号。进行减计数，当Q3Q2Q1Q0=0000，且CPd=0时，BO非给出一错位信号。这就是十进制技术规律。 在设计过程中，我关键利用74LS192计数功效，经过置数法和清零法将其改造为一个4进制计数器和一个7进制计数器。 74LS192功效表 74LS192引脚图 二、显示译码器 1．七段数码显示器 七段式数码显示器是现在使用最广泛一个数码显示器。这种数码显示器有分布在同一平面七段可发光线段组成，可用来显示数字、文字、符号。最常见七段数码显示器有半导体数码管和液晶显示器两种。依据发光二极管连接形式不一样，分为共阴极显示器和共阳极显示器（图）。共阴极显示器将七个发光二极管阴极连接在一起，作为公共端。在电路中，将公共端接于低电平，将某段二极管阳极为高电平时，对应段发光。共阳极显示方法和共阴极相反。 三、7447显示译码器 七段显示器译码器把输入BCD码，翻译成驱动七段LED数码管各对应段所需电平。七段显示译码器7447是一个和共阴极数字显示器配合使用集成译码器。它用于对十进制数8421BCD码进行译码，以驱动七段显示器显示十进制数字。其输入为8421BCD码，输出高电平有效，可直接驱动阴极显示器，其功效表和7448功效表一样图所表示，表中10~15六个状态通常不用。除了译码输入、输出外，7447还有三个辅助控制端，以增强器件功效。 四、74283加法器 每一位进位信号送给高位作为输入信号，所以，任一位加法运算必需在低一位运算完成以后才能进行，这种进位方法成为串行进位，这种加法器逻辑电路较为简单。  74283管脚图 74283原理图 电路设计及计算 选择一个方波信号发生器作为输入信号源； CP 2利用74LS192，经过清零法设计一个四进制计数器，状态图以下： 0000 0001 0100 0011 0010 3、利用74S192经过置数法设计一个从1到7计数器，状态图以下： 0001 0010 0011 0111 0110 0101 0100 然后经过减法器在每一个状态基础上减去一个1，从而实现一个7进制计数器。 减法器电路图所表示 4、经过一个单刀双掷开关控制信号源，从而进行四进制和七进制之间转换。 接4进制计数器 接7进制计数器 接地 5、进行四