ch51半导体存储器和PLD[详细].pptVIP

PLD的逻辑符号特殊表示方法 5.2.1简单可编程逻辑器件 例：用PROM实现以下逻辑函数： 对于大多数逻辑函数而言，并不需要使用全部最小项，造成浪费 5.2.1简单可编程逻辑器件 例 用ROM实现一个2位二进制加法器。 真值表中的输出值000、001、010、011、001、010、011、100、010、011、100、101、011、100、101和110依次存入ROM的16个字单元即可。 5.2.1简单可编程逻辑器件 2.可编程逻辑阵列PLA（Programmable Logic Array） 特点：与阵列、或阵列均可编程 5.2.1简单可编程逻辑器件 例：用PLA实现逻辑函数 5.2.1简单可编程逻辑器件 3.可编程阵列逻辑PAL（Programmable Array Logic） PAL的与阵列可编程，或阵列是固定的。 5.2.1简单可编程逻辑器件 例 用PAL实现1位全加器。 5.2.1简单可编程逻辑器件 带异或门的PAL结构 m2 m3 m7 F(A,B,C) F(A,B,C) =1 0 5.2.1简单可编程逻辑器件 当EN为0时，三态缓冲器输出为高阻态，对应的I／O引脚作为输入使用； 当EN为1时，三态缓冲器处于工作状态，对应的I／O引脚作为输出使用。 输出端经过一个互补输出的缓冲器反馈到与逻辑阵列上。 EN 5.2.1简单可编程逻辑器件 寄存器型输出结构PAL 适合于实现计数器、移位寄存器等时序逻辑电路 5.2.1简单可编程逻辑器件 ? 阵列容量较小， 片内触发器资源不足,不能适用于规模较大的数字电路。 ? 输入、输出控制不够完善，限制了芯片硬件资源的利用率和它与外部电路连接的灵活性。 ? 编程下载必须将芯片插入专用设备，使得编程不够方便，设计人员 企盼提供一种更加直捷、不必拔插待编程芯片就可下载的编程技术。 存在的问题 5.2.1简单可编程逻辑器件 CPLD是由 简单可编程逻辑器件发展起来的 ,其主体结构仍是与或阵列 。 自从 90年代初 Lattice公司高性能的具有在系统可编程 ISP(In System Programmable)功能的 CPLD以来 ，CPLD获得了迅速发展。 Altera 公司MAX7000S系列，MAX3000A系列，MAX II系列。 5.2.2复杂可编程逻辑器件CPLD MAX3000A系列CPLD特点 基于E2PROM工艺，3.3V供电； 支持在系统编程（In System Programmable，ISP）技术； 多电压I/O接口，可以与3.3V和5V器件接。 特 性 EPM3032A EPM3064A EPM3128A EPM3256A EPM3512A 可用门 600 1250 2500 5000 10000 宏单元 32 64 128 256 512 逻辑阵列块 2 4 8 16 32 最多I/O引脚 34 68 98 161 208 fCNT（MHz） 227.3 222.2 192.3 126.6 116.3 5.2.2复杂可编程逻辑器件CPLD CPLD由逻辑阵列块LAB、可编程内连阵列PIA和I/O控制块等几部分构成。 5.2.2复杂可编程逻辑器件CPLD 宏单元的结构和原理 5.2.2复杂可编程逻辑器件CPLD 串行数据检测电路 CPLD实现 5.2.2复杂可编程逻辑器件CPLD 通过在可编程连线阵上布线，将不同的LAB相互连接，构成所需逻辑。MAX3000A的专用输入、I/O引脚和宏单元输出都连接到PIA，而PIA把这些信号送到器件内的各个地方。MAX3000A的PIA具有固定延时，从而消除了信号之间的延迟偏移，使时间性能更容易预测。 可编程连线阵列PIA 5.2.2复杂可编程逻辑器件CPLD I/O控制块 三态缓冲器 5.2.2复杂可编程逻辑器件CPLD 多电压（Multivolt）I/O接口 VCCINT接3.3V电源 当VCCIO接2.5V电源，输出电平与2.5V系统兼容 当VCCIO接3.3V电源，输出电平与3.3V系统或5V系统兼容 5.2.2复杂可编程逻辑器件CPLD 5.2.3 现场可编程门阵列FPGA FPGA是一种高密度的可编程逻辑器件。 主流芯片 Altera 公司：Cyclone系列， CycloneII系列 ， CycloneIII系列 CycloneII系列器件性能对照表 特 性 EP2C5 EP2C8 EP2C20 EP2C35 EP2C50 EP2C70 LEs 4608 8256 18752 3321