精品低功耗设计技术.pptVIP

2020/3/3 31 RTL 级低功耗技术 - 时钟门控 西安邮电大学 — 电子工程学院 1 、时钟门控 寄存 器阵 列 寄存 器阵 列 寄存 器阵 列 EN CLK D IN D OUT 锁存 器 EN 1 GCLK 寄存 器阵 列 寄存 器阵 列 寄存 器阵 列 EN CLK D IN D OUT GCLK 将控制信号直接与时钟信号 进行与操作 基于锁存器的时钟门控方案 低功耗设计技术 该方法的原理是： latch 在 CLK 为低时透明。这样， EN 1 信号 上的毛刺仅出现在 CLK 的低电平处， EN 1 与 CLK 进行与操作， 可以将这部分毛刺消除掉。这样， GCLK 上就没有毛刺了。 2020/3/3 32 RTL 级低功耗技术 - 操作数隔离 西安邮电大学 — 电子工程学院 2 、操作数隔离 原理是：如果在某一段时间内，数据通路的输出是无用的，则将 它的输入置成固定值，这样数据通路部分没有翻转，功耗就会降 低。 低功耗设计技术 2020/3/3 33 RTL 级低功耗技术 - 操作数隔离 西安邮电大学 — 电子工程学院 操作数隔离技术主要有两种结构，一是 MUX 结构，二是 Latch 结构。 低功耗设计技术 2020/3/3 34 RTL 级低功耗技术 - 状态编码优化 西安邮电大学 — 电子工程学院 ? 状态编码优化方法针对状态寄存器工作，目的在于通过减小两个相 邻状态之间的加权平均距离来减小开关活动性（状态转换时不变的 比特位数）。 ? 基本的编码有二进制码、独热（ one hot ）码、格雷（ Gray) 码、二 进制补码和总线反转码。 ? 选取编码的原则是：对于频繁切换的相邻状态，尽量采用相邻编码。 例如 ,Gray 码在任何两个连续的编码之间只有一位的数值不同，在 设计计数器时使用 Gray 码取代二进制码，可显著降低功耗。 低功耗设计技术 2020/3/3 35 体系结构级低功耗技术 西安邮电大学 — 电子工程学院 ? 并行技术 (parallel) ： 牺牲面积来降低功耗。 将一个功能模块复制为 n （ n=2 ）个相同的模块，这些模块并 行计算后通过数据选择器选择输出。后者只需用 1/n 的频率即可实 现同样性能，同时电压也可以降低，总体功耗明显下降。 1.4 降低功耗的技术措施 2020/3/3 36 西安邮电大学 — 电子工程学院 ? 预计算技术： 其原理是利用预计算的结果减少电路内部的跳变 行为。 ? 流水线技术 (PIPELINE) ： 原理：在电路的组合逻辑中插入寄存器，缩短路径的长度，达到提高电 路速度的目的。 最早是用来增加处理器的主频，但对降低功耗也有很大好处。流水线把 运算分成完成时间近似相等的 n 个步骤，第 (i-1) 级的运算结果作为第 i 级运 算的输入，这样可以提高整个系统的吞吐量，从而可以降低电压以降低 功耗。 1.4 降低功耗的技术措施 需要在增加的面积与节省的功耗之间进行权衡。 体系结构级低功耗技术 2020/3/3 37 算法级低功耗技术 西安邮电大学 — 电子工程学院 SoC 片内总线同板上总线的电容相比降低几个数量级，但在整个设计 中仍占很大比重，所以为降低整体功耗就要降低其跳变几率。 ? 数据总线 ： Hamming 距离是指相邻两个二进制数据之间对应位不相同 的个数。如果 Hamming 距离超过一半，可采用反码传送。这种总线翻 转译码技术可以极大降低跳变几率，特别适用于数据总线，这是因为 数据总线上的数据通常没有相关性。总线翻转译码的代价是多一根传 输线，用于标志数据是否翻转；同时，要考虑 Hamming 距离的判定电 路以及接受端对所接收的数据进行翻转的电路所增加的面积。 ? 地址总线 ：通常地址总线传输的数据有很强的连续性。在跳变连续的 情况下，采用 Gray 编码技术可以降低约 50% 的跳变，不过需要 Gray 编 码和二进制编码的相互转化，因而增加电路面积。 总线编码技术 低功耗设计技术 2020/3/3 38 西安邮电大学 — 电子工程学院 电源缩放是降低功耗最直接的技术。在系统设计时，要尽 量采用低电压。低电压可显著降低功耗，但降低供电电压会面 临一些问题，因为如果阈值电压不变，噪声容限（ noise margin ）将会减小，抗干扰能力减弱，信号传送准确性就会降 低。为保持相当的噪声容限，阈值电压要随供电电压的减少而 相应的减少。然而，当进入 0.13 微米工艺后，阈值电压的减少 会导致静态功耗呈指数级增长。 系统级低功耗技术 - 电源缩放 低功耗设计技术 1 、电源缩放 2020/3/3 39 西安邮电大学 — 电子工程学院 Voltage Scaling Approaches ? Static Voltage Scal