最新数字电路第六章时序逻辑电路练习题CAO.docxVIP

精品文档 第六章 时序逻辑电路复习练习题 一、填空题： 构造一个模6计数器需要 个状态， 个触发器。构成一个 1位十进制同步加 法计数器至少需要（ ）个JK触发器，一个1位5进制同步加法计数器至少需要 （ ） 个JK触发器。 若要构成七进制计数器，最少用 个触发器，它有 个无效状态。 构成一异步2n进制加法计数器需要 n 个触发器，一般将每个触发器接成 计数或T 型触发器。计数脉冲输入端 相连，高位触发器的 cp端与 邻低位Q端 相连。 一个4位移位寄存器，经过 4 个时钟脉冲CP后, 4位串行输入数码全部存入寄存器； 再经过 4 个时钟脉冲CP后可串行输出4位数码。 要组成模15计数器，至少需要采用 4 个触发器。 按计数器中各触发器翻转时间可分为 —同步计数器_,异步计数器_。 74LS161是_a_（ a.同步b.异步）二进制计数器。它具有 _清除—，，置数 __，_保持一和计 数等四种功能。 74LS290是_b_ （ a.同步b.异步）非二进制计数器。 同步_置数和一异步置数两种。 同步_置数和一异步置数两种。 10.将模为M和N的两片计数器a_（ a.串接 10.将模为M和N的两片计数器 000 001 010 011 100 000二、选择题: 000 001 010 011 100 000 ，则该计数器是（21 ，则该计数器是（2 进制（3 ）法计数器。 （1） 4 （2） 5 （3）加（4）减 2、 用n个触发器构成计数器，可得到的最大计数长度为 nA. 2B.2nC. n A. 2 B.2n C. n2 D. ( D. 6A. 4 B. ( D. 6 A. 4 B. 2 4. 一位8421BCD码计数器至少需要（ D.10 A.3 B.4 C.5 5、利用中规模集成计数器构成任意进制计数器的方法有 A.复位法 B.预置数法 C.级联复位法 三.判断题 （1） 异步时序电路的各级触发器类型不同。 （2） 把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。 (ABC (x 3、一块7490十进制计数器中，它含有的触发器个数是 C. 1 B ）个触发器。 （3） 具有N个独立的状态，计满 N个计数脉冲后，状态能进入循环的时序电路，称之 模N#数器。 （V ） （4）计数器的模是指构成计数器的触发器的个数。 （X ） 1、二进制加法计数器从0计数到十进制24时，需要5个触发器构成，有7个 精品文档 无效状态。（V） TOC \o 1-5 \h \z 2、 构成一个7进制计数器需要三个触发器。 （V ） 3、 当时序电路存在无效循环时该电路不能自启动。 （V ） 4、 构成一个7进制计数器需要三个触发器。 （V ） 5、 当时序电路存在无效循环时该电路不能自启动。 （V ） 6、 同步时序电路具有统一的时钟 CP控制。（V 7、 有8个触发器数目的二进制计数器，它具有 256个计数状态。（V ） 8、 .N进制计数器可以实现N分频；（V ） 9、 寄存器是组合逻辑器件。 （ x ） 10、 寄存器要存放n位二进制数码时，需要2n个触发器。 （x ） 11、 3位二进制计数器可以构成模值为 23 1的计数器。 （ x ） 12、 十进制计数器最高位输出的周期是输入 CP脉冲周期的10倍。 （V ） 13、 寄存器是组合逻辑器件。 （x ） 14、 寄存器要存放n位二进制数码时，需要2n个触发器。 （x ） 3 15、 3位二进制计数器可以构成模值为 2 1的计数器。 （x ） 16、 十进制计数器最高位输出的周期是输入 CP脉冲周期的10倍。（V ） 4、采用进位输出置最小数法，将集成计数器 74LS161构成9进制计数器，画出接线图（见 下左图）。 ( ]C 1) c p C CTT Qo Q1 Q2 Q3 CTP C0 C1 仁 I __I__I 5■分析如图所示计数器电路，说明为几进制计数器