基于ADSP21062的雷达信号处理系统的调试.docxVIP

基于 ADSP21062的雷达信号处理系统的 调试 ADSP2106xSHARC是一个适用于语音、通信和图像处理的高速 32 位数字信号处理器。该芯片是基于 ADSP21000系列 DSP芯片发展起来的一个完整的单片系统，增加了一个双口片内 SRAM，并集成了 I/O 设备。借助它的片内指令缓存， 处理器可以在一个时钟周期内执行每一个指令。 ADSP2106xSHARC体现了数字信 号处理器的一个新的集成标准，它把一个高速运行的浮点 DSP主处理器与集成 的片内部件结合在一起，包括一个主机接口、 DMA控制器、串口和连接口。由 ADSP2106x SHARC是一个适用于语音、通信和图像处理的高速 32 位数字信号处 理器。该芯片是基于 ADSP21000系列 DSP芯片发展起来的一个完整的单片系 统，增加了一个双口片内 SRAM，并集成了 I/O 设备。借助它的片内指令缓存， 处理器可以在一个时钟周期内执行每一个指令。 ADSP2106x SHARC体现了数字 信号处理器的一个新的集成标准，它把一个高速运行的浮点 DSP主处理器与集 成的片内部件结合在一起，包括一个主机接口、 DMA控制器、串口和连接口。 由于它处理速度快、便于 DSP多处理系统的连接和通信，目前已在更多的领域获得了开发和应用 1 。但如何对基于 ADSP2106x的处理系统进行调试是人们在应用该芯片时必须解决的关键问题。本文提出了一种简单易行的测试方法，并 在基于 ADSP21062的雷达信号处理系统调试中获得了成功，验证了该方法的可行性。 雷达信号处理系统设计简介 我们应用 ADSP21062处理器设计了一个雷达信号处理系统。此系统可以独立地进行工作，也可通过 Link 口与其它 DSP进行通信。 ADSP21062利用 JTAG接口 与 EZ-ICE 仿真器连接，实现对系统的仿真和测试。系统的电路结构见图 1。 EZ-ICE 仿真器应用 IEEE1149.1 JTAG 测试标准，监视和控制目标板处理器的工作。 EZ-ICE 仿真器的测试头通过一个 14 针的连接头与目标板处理器的 CLKIN ( 可选 ) 、 TMS、TCK、TRST、TDI、TDO、和 GND信号相连。在电路板上设计了一个 14 针的接口，其信号的接口如图 2 所示。 电路的测试 电路测试主要应用 EZ-ICE 仿真器。该仿真器插在 PC机的 ISA 槽中，通过 JTAG 口与 ADSP21062处理系统相连，可在 PC机的显示器上利用 Emulator 控制界面 DSP系统运行情况进行实时监控。 ADSP2106x提供了模拟 (Simulator) 和仿真 (Emulator) 两套软件，它们的界面完全相同，只是一个不需要硬件，一个需要 硬件。测试程序可先由 Assembler 汇编器汇编，再经 Simulator 模拟通过。最后在 Emulator 界面控制下可以装入由汇编生成的可执行文件 (.EXE 文件 ) 和汇编的结构文件 (.ACH 文件 ) ，实现对硬件的测试和仿真。 2.1 硬件测试的基本操作 对硬件测试时，先对存储器的内部控制、状态寄存器和存储器做简单的操作，确定 EZ-ICE 仿真器与处理器的通信正常。 对寄存器的操作一般有两种：位操作和字操作 2~3 。 (1) 位操作：寄存器的位操作主要用于 BIT SET，BIT CLR。 例如： BIT SET MODE2 0 BIT CLR MODE2 0 以上操作将 MODE2的第一位置位或清除，而不影响到其它位。 字操作：寄存器的字操作用 DM()寻址指令。例如： R0=0 DM(SYSCON)=R0。 以上操作将 SYSCON的第一位置位，其它位清除。 对存储器的操作采用 DM()指令寻扯，在指令中加入立即数、寄存器 Rx(内容为寻址值 ) 、基址 (Ix) 和变址 ( Mx) 可实现直接寻址、间接寻址和变址寻址。 例如： R0=0x23; DM(0=R0。 以上操作将 0x23 放入 0的地址内。 2.2 系统运行测试 设计一个对 FLAG位的四个 指示灯的操作，让其交替地闪烁，来检验 ADSP21062 处理器是否能够正常运行。程序采用中断方式，利用 定时器溢出时产生两个中 断 TMZHI和 TMZLI。一个中断的服务程序设置 FLAG0，1 的指示灯亮， FLAG2 3 的指示灯灭 ; 另一个中断服务程序设置情况相反。两个服务程序交替执行，交替的间隔由定时器的初值确定。程序流程图见图 3。 由于处理器在系统复位时 MODE2寄存器被清除，使 FLAG管脚作为输入，处理器不能改变其状态。所以主程序需