数字电路与逻辑设计 第6章 时序逻辑分析与设计 (3).pptVIP

6-1 概述 6-2 时序逻辑电路分析 6-3 常用中规模时序逻辑电路 6-4 时序逻辑电路设计 吉林大学仪器科学与电气工程学院：数字电路与逻辑设计 重点及难点 1、同步时序逻辑设计的一般步骤 2、基于基本触发器的同步时序逻辑设计 设计同步时序电路的一般的步骤 第一步：根据实际要求，进行逻辑抽象，得 出电路的原始状态转换图和状态转换表。 1. 分析给定的逻辑问题，确定输入变量，输出变量及电路的状态数，通常都是把原因或条件作为输入变量，把结果作为输出变量。 2. 定义输入、输出逻辑状态和每个状态的逻辑含意，并将电路状态顺序编号后列出电路的状态转换表和状态转换图，称为原始状态。这样就把给定的逻辑问题抽象为一个时序逻辑函数。 6-4 同步时序逻辑电路设计 数字电路与逻辑设计：第6章 时序逻辑电路 第二步：状态化简 对原始状态转换表进行状态化简，求得最简状态转换表。 若两个状态在相同的输入下有相同的输出，并转换到同一个次 态，则称为等价状态；等价状态可以合并。 第三步：状态编码(或状态分配)。 时序逻辑电路的状态是用触发器状态的不同组合来表示 的。对简化后的状态表进行状态分配，实际是进行状态 赋值。 ①要确定触发器的数目n。因为n个触发器有2n种状态组合，所以为获得时序电路所需要的状态数M，必须取：  2n-1 M ≤ 2n ②是要给每个电路状态分配一组二进制代码，称为状态编码。 第四步：选定触发器的类型，求出电路的激励方程(控制方程)和输出方程。 因为不同逻辑功能的触发器激励方式不同，所以用不同类型的触发器设计出的电路也不一样。根据状态转换图(或状态转换表)和选定的状态编码，触发器的类型，就可写出电路的激励方程和输出方程。 第五步：根据所得的方程式画出逻辑电路图。 一般来说，时序电路设计是一个比较复杂的问题， 因为实现相同的逻辑要求往往有许多方案可供选择， 因此，在设计时序电路时，一般需要经过多次反复比较，力求电路简单，功能完善的设计方案。 第六步：检查设计的电路有无自启动能力。 如果不能自启动，则需要采取措施加以解决。解决的办法有两种：一是在电路开始工作时通过预置数将电路的状态置成有效状态循环中的某一种。二是通过修改逻辑设计加以解决。 6-4-1 基于基本触发器的有限状态机设计 例1： 设计一个5进制加法计数器。 例2：设计一个5进制（模为5）的可逆计数器。输入X，输出Z：当X=0时，进行加计数，Z为进位输出；当X=1时，进行减计数，Z为借位输出。 例3：设计一个序列检测器，当检测到连续的序列串01101时，输出Z为1。