微机原理与接口技术：15第6章 存储器系统 习题6.docVIP

交通信息与控制工程系教案（理论教学用） 课程名称 微机原理与接口技术 第 15 次 第 7 周 2 学时 上课教室 WM1310 课程类型 专业基础课 授课对象 自动化专业 章节名称 第6章 存储器系统（6.4,6.5,6.6） 教学目的 和要求 熟练掌握存储器与地址总线的连接； 了解CACHE的概念和工作原理； 了解8086/8088系统的存储器管理方法 了解现代计算机存储器管理方法； 讲 授 主要内容及时间分配 存储器与地址总线的连接 高速缓冲存储器（40min） 存储器管理；（35min） 硬盘、RAID和光盘原理；（15min） 教学重点 与难点 重点： CACHE的概念和工作原理； 086/8088系统的存储器管理方法； 现代计算机存储器管理方法； 存储器与地址总线的连接。 难点： 1．存储器与地址总线的连接。 要求掌握知识点和分析方法 了解CACHE的概念和工作原理； 2．了解8086/8088系统的存储器管理方法； 3．了解现代计算机存储器管理方法； 4．存储器与地址总线的连接。 启发与提问 为什么现代计算机要使用缓存？ 2．硬盘属于什么存储器？ 教学手段 多媒体 作业布置 思考题： 1．Windows的虚拟内存在计算机程序运行中起什么作用，如何设置虚拟内存？ 主 要 参考资料 备注 注：教案按授课次数填写，每次授课均应填写一份。重复班授课可不另填写教案。 长安大学讲稿(第十五讲) 讲 授 内 容 5.4 高速缓存（Cache) 为什么要在CPU和主存之间加Cache “为了提高CPU访问主存的速度”或：“为了解决CPU与主存之间的速度匹配问题”。 早期计算机的CPU与主存的工作速度较为接近，如IBM 904，CPU的机器周期（即总线周期）为12us，而主存的存取周期也是12us，此时主存的速度并不影响整机的运算速度。 Cache基本原理 1. 程序访问的局部性(locality of reference) 对大量典型程序的运行情况的分析结果表明，在一个较短的时间间隔内，由程序产生的地址往往集中在存储器逻辑地址空间的很小范围内。 指令地址的分布本来就是连续的，再加上循环程序段和子程序段要重复执行多次。因此，对这些地址的访问就自然具有时间上集中分布的倾向。 数据分布的这种集中倾向不如指令明显，但对数组的存储和访问以及工作单元的选择都可以使存储器地址相对集中。 这种对局部范围的存储地址频繁访问，而对此范围以外的地址访问甚少的现象，称为“程序访问的局部性”。 程序访问的局部性是Cache技术的基本依据。 Cache系统的基本组成 三个组成部分：①Cache模块（SRAM）②主存（DRAM）③Cache控制器。 在高速缓存系统中，主存中保存着所在现行程序和数据，Cache中保存着主存的部分副本。 Cache的命中率 当CPU访问存储器时，给出的地址要同时送往Cache和主存，首先检查Cache，如果要访问的数据已经在Cache中，则CPU就能很快完成访问，这种情况称为Cache“命中”（Cache hit）； 否则，CPU就必须从主存中提取数据，称为Cache“失误”（Cache miss）或Cache“未命中”。 如果组织得好，那么程序所用的大多数的数据都可在Cache中找到，即在大多数情况下能命中Cache。 Cache的“命中率”（hit rate）和Cache容量大小、Cache的控制算法、Cache的组织方式有关，当然还和所运行的程序有关。 在80386系统中，使用组织较好的Cache系统，命中率可达95%[IBM 360，99%] Cache的数据更新方法 在Cache系统中，同样一个数据可能既存在于Cache中，也存在主存中。这样，当数据更新时，可能Cache已更新，而主存未更新。这种情况会造成数据丢失。 另外，在有DMA控制器的系统和多处理器系统中，有多个部件可访问主存，这时，可能其中有些部件是直接访问主存的，也可能每个DMA部件和处理器配一个Cache，这样，主存的一个区块可能对应于多个Cache中的各一个区块。 于是，又会产生主存中的数据被某个总线主部件更新过，而某个Cache中的内容未更新，这种情况造成Cache中数据过时。 对前一种一致性问题“数据丢失”，有如下解决办法： 贯穿读出式 CPU对主存的所有数据请求都首先送到Cache，在Cache中查找。若命中，则切断CPU对主存的请求，并将数据送出；如果不命中，则将数据请求传给主存。 旁路读出式 CPU向Cache和主存同时发出数据请求。如果命中，则Cache将数据回送给CPU，并同时中断CPU对主存的请求；若不命中，则Cache不做任何动作，由CPU直接访问主存。 Cache读操作的优缺点 贯穿读出式 优点：降低了CPU对主