学号姓名译码器实验报告.docxVIP

电孑科 实 验 报 告 学生姓名： 学 号： 指导教师：黄敏 实验地点：主楼C2-514 实验时间：（1班） 一、实验室名称：虚拟仪器实验室 二、实验项目名称：3-8译码器实验 三、 实验学时：4学时 四、 实验原理 开发板上共四个按键：SW3^SW6,其中SW3为总开关；SW4、SW5 SW6 作为三个译码输入。本实验3-8译码器所有的接口如下。 input ext clk 25m, 计算机（安装QUartUS II 软件平台）； 2. CyCIOne IV FPGA 开发板一套（带 AItera USB-BIaSter 下载器）。 八.实验步骤 （1）新建工程，设置器件属性：在QUartUS II平台中，新建一个 工程（注意命名规范），在“Family”中选择“Cyclone IV E”系 列,αAvailable device” 中选择具体型号 “EP4CE6E22C8”,设置 好器件属性。在EDA TOOI SettingS页面中，可以设置Ll程各个 开发环节中需要用到的第三方（AItera公司以外）EDA工具，我 们只需要设置Simulation” 工具为 UMOdeISim-Altera,,, FOrmat 为Verilog HDL即可，其他工具不涉及，因此都默认为Noneo （详见实验指导书） （2） VeriIOg源码文件创建与编辑：点击菜单栏的F订e~*New?