十大基本功之流水线设计.pdfVIP

第一， 什么是流水线 流水线设计就是将组合逻辑系统地分割，并在各个部分（分级）之间插入寄存器，并暂存中 间数据的方法。目的是将一个大操作分解成若干的小操作，每一步小操作的时间较小，所以能提高 频率，各小操作能并行执行，所以能提高数据吞吐率（提高处理速度）。 第二，什么时候用流水线设计 使用流水线一般是时序比较紧张，对电路工作频率较高的时候。典型情况如下： 1）功能模块之间的流水线，用乒乓buffer 来交互数据。代价是增加了memory 的数量，但是和获得 的巨大性能提升相比，可以忽略不计。 2 ）I/O 瓶颈，比如某个运算需要输入8 个数据，而memroy 只能同时提供2 个数据，如果通过适当 划分运算步骤，使用流水线反而会减少面积。 3 ）片内sram 的读操作，因为sram 的读操作本身就是两极流水线，除非下一步操作依赖读结果，否 则使用流水线是自然而然的事情。 4 ）组合逻辑太长，比如(a+b)*c，那么在加法和乘法之间插入寄存器是比较稳妥的做法。 第三， 使用流水线的优缺点： 1）优点：流水线缩短了在一个时钟周期内给的那个信号必须通过的通路长度，增加了数据吞吐量， 从而可以提高时钟频率，但也导致了数据的延时。举例如下： 例如：一个2 级组合逻辑，假定每级延迟相同为Tpd ， 1.无流水线的总延迟就是2Tpd ，可以在一个时钟周期完成，但是时钟周期受限制在2Tpd ； 2.流水线： 每一级加入寄存器（延迟为Tco ）后，单级的延迟为Tpd+Tco ，每级消耗一个时钟周期，流水线 需要2 个时钟周期来获得第一个计算结果，称为首次延迟，它要2* （Tpd+Tco ），但是执行重复操作 时，只要一个时钟周期来获得最后的计算结果，称为吞吐延迟（Tpd+Tco ）。可见只要Tco 小于 Tpd ，流水线就可以提高速度。特别需要说明的是，流水线并不减小单次操作的时间，减小的是整个 数据的操作时间，请大家认真体会。 2 ） 缺点： 功耗增加，面积增加，硬件复杂度增加，特别对于复杂逻辑如cpu 的流水线而言而言，流水越深， 发生需要hold 流水线或reset 流水线的情况时，时间损失越大。所以使用流水线并非有利无害，大 家需权衡考虑。 第四，一个8bit 流水线加法器的小例子。 非流水线： module add8(a, b, c); input [7:0] a; input [7:0] b; output [8:0] c; assign c = {1b0, a} + {1b0, b}; endmodule 采用两级流水线：第一级低4bit,第二级高4bit ，所以第一个输出需要2 个时钟周期有效，后面的数 据都是1 个周期之后有效。 module adder8_2(cout,sum ,clk ,cina ,cinb ,cin); output [7:0] sum; output cout ; input [7:0] cina ,cinb ; input clk ,cin ; reg cout ; reg cout1 ; ////插入的寄存器 reg[3 :0 ]sum1 ; //插入的寄存器 reg[7 :0 ]sum; reg[3:0] cina_reg,cinb_reg;//插入的寄存器 always @(posedge clk)begin {cina_reg,cinb_reg} = {cina[7:4],cinb[7:4]}; end always @(posedge clk) //第一级流水 begin {cout1 , sum1} = cina[3:0] + cinb [3:0] +cin ; end always @(posedge clk) //第二级流水 begin {cout ,sum} = {{1b0,cina_reg} + {1b0,cinb_reg} + cout1 ,sum1} ; end endmodule