fpga的伪随机序列发生器设计.docx

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
FPGA的伪随机序列发生器设计 2010年04月02日11:07不详 作者:段颖康 用户评论(0) 关键字:FPGA(764)伪随机序列⑴ FPGA的伪随机序列发生器设计 0引言 伪随机序列现已广泛应用于密码学、扩频通讯、导航、集成电路的可测性设计、现代战争中的电子对抗技 术等许多重要领域。伪随机序列的伪随机性表现在预先的可确定性、可重复产生与处理。伪随机序列虽然 不是真正的随机序列,但是当伪随机序列周期足够长时,它便具有随机序列的良好统计特性。在已有的序 列中,m序列的应用最为成熟和广泛, 为此,本文给出线性m序列和基于m序列的非线性 m子序列的FPGA 实现方法。由于FPGA的内部逻辑功能是通过向内部静态存储器单元加载配置数据来实现的,其配置文件 决定了逻辑单元的逻辑功能以及模块间或与 1/O间的连接,故可最终决定 FPGA实现的功能。FPGA的 这种结构允许多次编程,并享有快速有效地对新设计进行优化的灵活性, 为此,本文选用了 altera的cvclone 系列FPGA芯片EPIC12-240PQFP,该芯片内部有12060个逻辑单元、239616 bit RAM、两个锁相环(PLL)。 本文应用移位寄存器理论来产生序列,其算法的关键是找到线性 m序列和非线性 m子序列移位寄存器的 反馈逻辑式。 1 m序列的实现 1.1基于FPGA的m序列实现 利用反馈移位寄存器产生0、1序列时,其n位反馈移位寄存器的逻辑功能如图 1所示 图中,Xi蕾表示寄存器所处的状态,通常用 0和1来代表两个可能的状态,并且把 0和1看成是有限域 GF(2) 的两个元素。f(xo,X1,…,Xn-1)刻划了移位寄存器反馈逻辑的功能,它可以看成一个定义在 GF(2)上并且 在 GF(2)中取值的n元函数,当f(xo, X1…,xn-1)可以表示成一线性齐次函数时。即 I f (^0* 艾 I,* f f w GF (2) 1-0 ,相应的反馈移位寄存器是线性的,而由线 性移位寄存器产生的序列就称为线性移位寄存器序列。 m序列就是线性移位寄存器序列。 对于一个n级m序列移位寄存器来说。 它在每一时刻的内部状态都可以看做有限域 GF(2)上的一个n维向 量,而反馈函数就是刻划了从每一时刻的状态到下一时刻状态的转移规律,或者说反馈函数定义了 n维向 量空间上的一个线性变换。 通常可以用Vn(F)代表域GF(2)上全体n元数组构成的n维向量空间,日=(日0日1日2…日“1…)代表n级移位寄 存器产生的m序列。n级m序列移位寄存器的状态可以看做 Vn(F)中的向量。设f( 2)= ^+cn-1爪-1 +…+co是 多项式环F[刀中的一次n多项式,那么,对于 G(f)中的线性移位寄存器序列,从状态 (akak+1ak+n-1)到下一个 状态(ak+1ak+2…ak+n)的转移就可以看成是 Vn(F)的一个线性变换。由于 ak+n =an-1 ak+n-1 +cn-2ak+n-2 + ^ +coak, 于是,状态转移变换用矩阵写岀来就是: 称为线性移位寄存器的状态转移矩阵,显然,状态转移矩阵 T和初始状态完全刻画了线性移位寄存器所产 f (却,却 * ***,热-I)~ t cn_i£ GF (2) 生的序列。它在此建立起了反馈函数,即 , 和状态转移矩阵T之间的对应关系。 设F( 2)=疋+cn-1 r +…+C0是线性递推序列的极小多项式,那么,一个周期序列的周期就等于它的极小多项 式的周期,因此,一个 n级m序列的极小多项式f(2)的周期就是2n-i。在代数中,这样的多项式称为 n次 本原多项式。由于矩阵 T是有理块,它的特征多项式I AI-T I =f( 2)就是它的极小多项式。找到了 m序列本 原多项式与状态转移矩阵T之间的关系,就可进一步获得m序列本原多项式与反馈函数,即 = 之间的关系,这样就可以直接从 m序列本原多项式出发,在 FPGA中实现 m序列移位寄存器结构并产生 m序列 ENTITY po?l_9 )S PORT (clk.H : IN STD.LOGIC; b: OUT STD JjOGIC): END pnigl_9: ARCHITECTURE pk OF pn$gl_9 IS COMPOSENTdffl POHT (rd/Ulk : IN STD.IjOGIC; q:OCTSTD_LOGlQ ; END COMPONENT; SIGNAL i: STD^LOCIC.VECTOR (8 DOWNTO 0) :=* 000000000” ; BEGIN ekFORiINOio7 GENERATE dffx: dfTl PORT MAi* (rd』(i) ^clk^z ; ENDGENSRATCgh PROCESS (elk) BEGIN

文档评论(0)

youbika + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档