面向SRAM型FPGA软错误的可靠性评估与容错算法研究应用.docxVIP

面向SRAM型FPGA软错误可靠性评定和容错算法研究_景乃锋 上海交通大学 微电子学院博士毕业论文 FPGA（Field Programmable Gate Array）现场可编程门阵列，含有配置灵活、开发周期短等特点。FPGA多个类型（SRAM-based、Flash-based和反熔丝型Antifuse-based）其中以SRAM型市场份额最多。 深亚微米集成电路软错误含有时间、空间随机性，关键因为电源电压不停降低、工作频率连续提升、噪声容限日益减小和芯片复杂度高速增加，造成集成电路对工作环境愈发敏感。FPGA设计应用评价指标（性能、功耗和可靠性）。这篇博士论文关键是对于FPGA电路和基于FPGA系统，尤其是针对FPGA配置字软错误进行研究。 针对SRAM型FPGA敏感单元是存放配置字数据和用户数据，其中配置字数据控制着FPGA中全部可配置资源，包含逻辑真值表（Look-Up Table）、互连线、时钟等资源，它们决定FPGA行为。用户数据深入分为触发器（Flip-Flop）数据和块存放（Block RAM）数据，用来保留FPGA运行期结果和预定义查找表等。发生在用户数据存放单元上软错误能够经过触发器或数据块下一次锁存而恢复正确数值（瞬态可恢复）。因为FPGA行为配置数据约占整个FPGA存放单元数量95-98%，所以发生在配置数据存放单元上软错误则会对FPGA造成更为严重影响。而且对配置存放器影响可能是永久性，只有下一次FPGA重新配置才能够消除。 软错误产生诱因 太空辐射 核辐射 封装材料 软错误造成后果： Fault故障：是系统错误必需条件。系统内在故障外在表现称为错误，不过并不是全部故障全部会引发错误。 Error错误：是指系统内部某一部分产生了非正常行为或状态。 Failure失效：是指电路或系统在运行时偏离了指定功效，其根本原来能够归结为系统内部故障。 软错误分类： 单粒子瞬态（SET，Single Event Transient） 单粒子翻转（SEU，Single Event Upset） 多位翻转（MBU，Multiple Bit Upsets） 软错误率多个评定方法 现场辐射试验 故障模型分析 基于故障注入测试 基于硬件实际运行 软件模型模拟仿真 软错误避错技术 在工艺等级上采取SOI工艺根本消除硅体CMOS电路中寄生栓锁效应 采取三阱工艺（triple-well）实现完全电器隔离以降低衬底噪声电流 在实际应用时将器件表面覆盖一层厚铝箔或金箔来降低空间辐射影响 空间三模冗余（TMR）：即使能够有效地防护单粒子软错误对FPGA影响，不过开销过大，其中面积开销比原始电路增大大于200%，同时功耗陡增，而且表决权及其它额外布线使速度降低约7%-30%。 时间冗余：只对SET有效，而对于FPGA配置字软错误是无法纠正。 信息冗余：利用冗余编码技术以达成对配置字进行编码检验或纠错目标。如CRC（circular redundancy code）、奇偶校验等。 自刷新恢复技术（scrubbing）：对FPGA进行动态重构，即依据需要对配置字进行重新加载，在运行时动态完成重新配置对配置字存放单元进行周期性重写，纠正发生了软错误存放单元，从而达成消除软错误目标。（关键是刷新频率和刷新范围确实定） FPGA软错误原地缓解算法 作为一个低开销电路等价逻辑转换冗余方法，关键有 ROSE（Robust reSynthesis algorithm） IPR（In-Place Reconfiguration） IPD（In-Place Decomposition）  FPGA配置字软错误评定工具 现在商业FPGA普遍采取2D阵列结构，关键部分电路关键有： 逻辑单元块 输入输出单元 可编程布线资源 预定电路需要端口经过配置所需要输入、输出完成。 电路预定逻辑功效经过配置逻辑单元块来完成。 可编程布线资源被配置成逻辑单元块之间或从逻辑单元块输入、输出端口所需要链接。 现在绝大部分商用FPGA均使用基于查找表（LUT，Look-Up Table）结构作为逻辑单元块基础组成。每个逻辑单元块也不是由一个单独LUT组成，而是由一簇LUT、寄存器和它们之间局部互连组成，这种结构称为基于簇结构逻辑单元块（CLB，Cluster-based Logic Block）。在簇结构下，每一个LUT和寄存器组成一个基础逻辑单元（BLE，Basic Logic Element），其中LUT能够直接输出或经过寄存器锁存后再输出，实现组合逻辑和时序逻辑结构。每个逻辑单元块中LUT是由在单元块内部布线资源互连起来，称为局部布线资源（local routing）或内部布线资源（intra-CLB routing）。 可编程单元及其分布 FPGA需要大量SRAM单