30秒倒计时课程设计报告.docx

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
信息与计算机学院 课程设计 课程设计报告 (2011/2012 第 1 学期) 设 计 题 目 30秒定时器 指 导 教 师 学 生 班 级 学 生 姓 名 学 生 学 号 考 核 成 绩 上海商学院 2011年11月 内容摘要 此30秒计时器功能齐全,可以直接清零、启动、暂停和连续以及具有光电报警功能。 可以方便的实现断点计时功能, 当设计器递减到零时, 会发出光电报警信号。 在直接清零时, 数码管显示器直接显示为 00;计时器为30秒递减计时,计时间隔为 1秒;计时器递减到 0 时,再回到30。 此设计器设计时,采用模块化得设计思想,使设计起来更加简单、方便、快捷。 关键词:秒脉冲发生器 74LS192 计数器 译码显示电路 目录 TOC \o 1-5 \h \z \o Current Document 第一章引言 1 1.1 课程设计意义 1 1.2研究状况概述 1 第二章课程设计分析 2 2.1设计目的: 2 2.2设计思路: 2 \o Current Document 第三章系统方案论证过程 3 3.1 30秒定时器总体方框图 3 \o Current Document 第四章 模块电路设计 4 4.1秒脉冲电路 4 4.2减计数电路 4 4.4时序控制电路4.5整机框图??… 4.4时序控制电路 4.5整机框图??… 错误!未定义书签。 6 第五章 主要元器件与设备 5.1元器件清单 8 \o Current Document 第六章系统调试与结果分析 9 6.2结果分析6.1系统调试 9 6.2结果分析 错误!未定义书签。 第七章总结 10参考文献1010附页: 第七章总结 10 参考文献 10 10 附页: 11 第一章引言 1.1课程设计意义 数字显示30秒定时器是一个简单的数字电路, 然而它可以扩展到很多实际应用当中来, 比如篮球倒计时器,交通灯倒计时器等等。 1.2研究状况概述 随着数字技术的发展,定时器产品不断推陈出新,适应不断发展的市场需求。现今的 产品因质量优良、使用方便、功能齐全、样式美观、实用性强、经久耐用等优点,而满足了 如今市场的各种需求。 第二章课程设计分析 2.1设计目的: 1、 熟悉集成电路的引脚安排。 2、 掌握芯片的逻辑功能及使用方法。 3、 了解面包板结构及其接线方法。 4、 了解30秒定时器的组成及工作原理。 5、 熟悉30秒定时器的设计与制作。 2.2设计思路: 具有显示30秒计时功能; 设置外部操作开关,控制计数器的直接清零,启动和暂停连续功能; 在直接清零时,要求数码显示器灭灯; 计时器为30秒递减时,计时间隔为 1秒; 计时器递减到0时,数码显示不能灭灯。 第三章系统方案论证过程 3.1 30秒定时器总体方框图 图3-1 30秒定时器主要有秒脉冲发生器、控制电路、计数器、译码显示电路四部分组成。计 时器完成30秒减计时功能,而控制电路是直接控制计数器的清零、 启动计时、暂停/连续计 数、译码显示等功能。操作直接清零开关时能够使计数器清 零并且数码显示器显示 00 ;当 启动开关闭合时,控制电路应封锁时钟信号 CP (脉冲信号)同时计数器完成置数功能,数 码显示电路显示30;当启动开关断开时,计数器开始计数;当暂停 /继续开关闭合时,控制 电路封锁时钟信号 CP计数器处于封锁状态,计数器停止计数;当暂停 /继续断开时,计数 器连续累计计数。 第四章模块电路设计 4.1秒脉冲电路 秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准, 555定时器结构简单,使用 灵活,用途广泛,可以组成多种波形发生器、多谐振荡器、定时延时电路、单稳态触发器、 双稳态触发器、报警电路、检测电路、频率变换电路等。 秒脉冲产生电路采用 555定时器来 实现。555定时器是一种多用途集成电路,应用相当广泛,通常只需外接几个阻容元件就可 以很方便的构成施密特触发器和多谐振荡器。 利用555定时器构成多谐振荡器的方法是把它 的阀值输入端TH和触发输入端TR相连并对地接电容 C,对电源VDD接电阻R1和R2,然后 再将R1和R2接DIS端就可以了。接通电源后, VDD给R1R2充电,由于电容电压不能突变, 4-1图 4.2减计数电路 74LSI92具有直接清零、置数、加 /减计数功能。CPU CPD分别是加计数、减计数的时 钟脉冲输入端,上升沿有效。 LD是异步并行置数控制端,低电平有效, CO、BO分别是 进位、借位输出端,低电平有效, CR是异步清零端,D3 ~ D。是并行数据输入端, Q3 ~ Q0 是输出端。 当LD =l , CR=0时,若时钟脉冲加入到 CPU端,且CPD=1则计数器在预置数的基础 完成加计数跳变脉冲;当加计数到 9时,CO端进位跳变。若时钟脉冲

文档评论(0)

youbika + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档