华中科技大学数字逻辑实验一组合逻辑设计.docx

障申科技衣茅 数字逻辑实验报告 专业班级： CS1109 学号： U201114430 姓名：龙威 指导教师：熊自立 报告日期： 2013-5-25 计算机科学与技术学院 实验一：组合逻辑电路的设计 一、 实验目的： 掌握组合逻辑电路的功能测试。 验证半加器和全加器的逻辑功能 学会二进制的运算规律。 二、 实验器材： 二输入四与门74LS08, 二输入四异或门74LS86,电线若干。 三、 实验内容： 内容A: —位全加/全减器的实现 实验要求： 一位全加/全减法器，如图所示： A B ■- 一位加/减法器 CnCo 、 M 电路实现： 电路做加法还是做减法运算是由 M决定的，当M=0做加法，M=1做减法。当作为全加法起 时输入A.B和Cn分别为加数，被加数和低位来的进位， S和数，Co位向上位的进位。当作 为全减法器时输入信号 A,B和Cn分别为被减数，减数和低位来的借位， S为差，Co为向上 的借位。 实验步骤： 1 .根据功能写出真值表: 输入 输出 A B Cn 加法（M=0） 减法（M=1） S C0 S C0 0 0 0 0 0 0 0 0 0 1 1 0 1 1 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 0 0 1 1 1 1 1 1 1 2 .做出卡诺图，确定输出