《EDA技术与Verilog-HDL》清华第2版习题1.pptVIP

习 题 3-11 Verilog设计一个4位4输入最大数值检测电路。 //Verilog设计一个4位4输入最大数值检测电路 module Maximum_value_detection(Mostlarge,a,b,c,d);//4位4输入最大数值检测电路 output [3:0] Mostlarge; input [3:0] a,b,c,d; wire[3:0]sum1,sum2,sum3; assign sum1=(ab)?a:b; assign sum2=(cd)?c:d; assign Mostlarge=(sum1sum2)?sum1:sum2; endmodule 3-12 利用case语句设计一个加、减、乘、除4功能算术逻辑单元ALU，输入的两个操用数都是4位进制数；输入的操作码是两位二进制数；输出结果是8位二进制数。为了便于记忆和调试，建议把操作码用parameter定义为参数。 module MUX_ ALU (A,B,S,Y); output [7:0] Y; //定义Y为输出信号 input [3:0] A, B; input [1:0] S; parameter add = 2b00, reduce = 2b01, multiply = 2b10, Trad = 2b11; r