实验二运算器实验解读.docxVIP

实验二运算器实验 算术逻辑运算实验 一 ?实验目的 1?了解简单运算器的数据传输通路。 验证运算功能发生器的组合功能。 掌握算术逻辑运算加、减、与的工作原理。 验证实验台运算的8位加、减、与、直通功能。 按给定数据,完成几种指定的算术和逻辑运算。 二?实验内容 实验原理 算术逻辑单元ALU的数据通路如图2-1所示。其中运算器ALU181根据 74LS181的功能用VHDL硬件描述语言编辑而成，构成8位字长的ALU。参加运算 的两个8位数据分别为A[7..O]和B[7..O],运算模式由S[3..O]的16种组合决定，而 S[3..O]的值由4位2进制计数器LPM_COUNTER产生，计数时钟是Sclk（图2-1;此外, 设M=0,选择算术运算,M=1为逻辑运算,C N为低位的进位位；F[7..O]为输出结果,C O 为运算后的输出进位位。两个 8位数据由总线IN[7..O]分别通过两个电平锁存器 74373锁入,ALU功能如表2-1所示。 表2-1 ALU181的运算功能 选抒湍 岛电平和用数据 选抒湍 岛电平和用数据 S3 S2 SI SO Cn=L （无进位） M=L算术操作 Cn=H （仃进位） 4 4- B o o F = AB o F =减1 （2的补码） F= AB 0 F = B F=A +8 F-A hiuff F = (A+甸加百+] 0 110 A ? F= A疏旳观 0 111 F = aB F = A + B F-M+PM 10 0 0 F = f ■ A WB F?A加AR亦 10 0 1 F - A加占 …加仏 X 0 1 0 F二 R F - A+ ff) UM号 F?（A*育山IMB風l 10 11 F = AB F = AB F ■ 110 0 F = 1 ~ A MJA ? F = AlftlAbU 110 1 F = A+/i F ? r 4 + H i #【L4 Z7 - -A+ 恥珈 i 1110 F= A + B F - (4* S) !1U r-(x + S Iiia ..... 如i 1111 F= A F = A F 士 AAtl o 注1、*表示每一位都移至下一更高有效位 是逻辑或，加”是算术加 注2、在借位减法表达上，表2-1与标准的74181的真值表略有不同 三?实验步骤 (1设计ALU元件 在Quartus II环境下，用文本输入编辑器 Text Editor输入ALU181.VHD算术逻 辑单元文件，编译VHDL文件，并将ALU181.VHD文件制作成一个可调用的原理图 元件。 (2以原理图方式建立顶层文件工程 选择图形方式。根据图2-1输入实验电路图，从Quartus II的基本元件库中将各 元件调入图形编辑窗口、连线，添加输入输出引脚。 将所设计的图形文件ALU.bdf保存到原先建立的文件夹中，将当前文件设置成 工程文件，以后的操作就都是对当前工程文件进行的。 (3器件选择 选择Cyclone系列，在Devices中选择器件EP1C6QC240C编译,引脚锁定，再 编译。 引脚锁定后需要再次进行编译，才能将锁定信息确定下来，同时生成芯片编程/配 置所需要的各种文件。 (4芯片编程Programming可以直接选择光盘中的示例已完成的设计进行验证 实验 打开编程窗口。将配置文件 ALU.sof下载进GW48系列现代计算机组成原理 系统中的FPGA (5选择实验系统的电路模式是 NO.O,验证ALU的运算器的算术运算和逻辑运 算功能 根据表2-1,从键盘输入数据A[7..O]和B[7..O],并设置S[3..O]、M、Cy,验证ALU 运算器的算术运算和逻辑运算功能，记录实验数据。 图2-1算术逻辑单元ALU实验原理图 四.实验过程 (1按图2-1所示,在本验证性示例中用数据选择开关(键3控制的高/低电平选择 总线 通道上的8位数据进入对应的74373中;即首先将键3输入高电平，用键2、键1 分别向A[7..0]置55H这时在数码管4/3上显示输入的数据(55H; 然后用键3输入低电平，再用键2、键1分别向B[7..0]置AAH,这时 在数码管2/1上显示输入的数据(AAH;这时表示在图2-1中的两个74373锁存器中 分别被锁入了加数55H和被加数AAH。可双击图2-1的ALU181元件,了解其 VHDL描述。 （2设定键8为低电平，即M=0（允许算术操作，键6控制时钟SCLK,可设置表2-1 的 S[3..0]=0?F。现连续按动键6,设置操作方式选择S[3..0]=9（加法操作,使数码 管8显示9,以验证ALU的算术运算功能：当键7设置cn=0（最低位无进位时，数码管 7/6/5=0FF（55H+AAH=0FFH; 当键7