SiP工艺技术介绍.docxVIP

SiP工艺技术介绍 为适应集成电路和系统向高密度、高频、高可靠性和低成本方向进展， 国际上逐步形成了 IC封装的四大主流技术，即：阵列凸点芯片及其组装技 术、芯片尺度封装技术（CSP, Chip Scale Package、圆片级封装技术（W LP, Wafer Level Package和多芯片模块技术。目前正朝着更高密度的系统 级封装（SiP）进展，以适应高频和高速电路下的使用需求。 系统级封装是封装进展的方向，它将封装的内涵由简单的器件爱护和 功能的转接扩展到实现系统或子系统功能。SiP产品开发时刻大幅缩短，且 透过高度整合可减少印刷电路板尺寸及层数， 降低整体材料成本，专门是S iP设计具有良好的电磁干扰（EMI）抑制成效，更可减少工程时刻耗费。 然而SiP除了以上的优点外，也存在一些咨询题需要后续去突破， SiP产品 的设计和制造工艺较以往进展单颗芯片更为复杂，必须要从 IC设计的观点 来考量基板与连线等系统模组设计的功能性和封装工艺的可实现性。 我公司目前着力于针对SiP封装技术建立完善的工艺、设计、可靠性分 析能力，以拉近与国外同行业者之间的距离。目前已有以下工艺研发成果: （一）高、低弧度、密间距焊线工艺通常SiP产品中需要在有限的空间中集成数颗尺寸大小各异的芯片和 其他的外围元器件，一样都会采纳芯片堆叠的封装工艺进行，同时此类产 品中芯片的压焊点间距专门的小，因此这类产品的焊线技术与传统的封装 产品交低层的引线键合弧高， 了幸免金丝露出塑封体表面，需 固白线环形层之间的间隙相应减少，需 同的环形层之间的引线短路。为 f操纵顶层芯片的金线弧高，因此稳 线技术。F同 析能力，以拉近与国外同行业者之间的距离。目前已有以下工艺研发成果: （一）高、低弧度、密间距焊线工艺 通常SiP产品中需要在有限的空间中集成数颗尺寸大小各异的芯片和 其他的外围元器件，一样都会采纳芯片堆叠的封装工艺进行，同时此类产 品中芯片的压焊点间距专门的小，因此这类产品的焊线技术与传统的封装 产品 交低层的引线键合弧高， 了幸免金丝露出塑封体表面，需 固白 线环形层之间的间隙相应减少，需 同的环形层之间的引线短路。为 f操纵顶层芯片的金线弧高，因此稳 线技术。 F同 ■ 1J 线倒打工艺是确保良率的关 目前已完成40um以下的低弧度焊线工艺技术的研发（超低弧度金 术、金线直径 20um、金丝弧高可达40um）。 线 微米（2）为了满足压焊点间距小于60微米、压焊点开口尺寸小于*50 的芯片的焊线工艺，需要开发超密间距劈刀亦球径焊线工艺。 微米 压焊点的高密度焊线工艺技术的研片间发。封装中将会采纳多层片间艺技术,： 线工艺技术的研发。h ，”, J ■■ La（ 压焊点的高密度焊线工艺技术的研 片间 发。 封装中将会采纳多层 片间 艺技术, ： 线工艺技术的研发。 h ，”, J ■■ La （二）大尺寸圆片的超薄厚度减薄工艺 在SiP封装产品中由于需要 艺技术，因此对圆片的减薄要求 m的厚度，甚至有些产品需要达到25um的厚度。而且近年来由于成本缘故 而使晶圆尺寸向12英寸进展，单颗芯片的面积也超过 100mm2,因此大大 增加了减薄、切割和拾取芯片的难度，工艺技术操纵不行通常会造成圆片、 芯片碎裂的咨询题，或是在芯片内残留机械应力，造成芯片在后续的工序 中碎裂。为了确保圆片的减薄要求，超周密磨削、研磨、抛光、腐蚀作为 硅晶圆背面减薄工艺获得了广泛应用，减薄后的芯片可提升热发散效率、 机械性能、电性能、减小芯片封装体积，减轻划片加工量。因此，大尺寸 圆片的超薄厚度减薄工:艺技术是实现高密度系统封装的重要基础，是不可 或缺的工艺技术。 勺工 _ um~ 100u 成12英寸圆片减薄至25um厚度的工艺技术的研发。 （三）8层及8层以上的芯片堆叠工艺 相伴着科技的持续进展进步，USB储备卡（U盘）逐步向高容量和体 积小巧便于携带的方向进展，要满足高容量的需要势必需要使用大容量的 闪存芯片，要满足体积小巧的需要势必要求闪存芯片的尺寸要缩小。目前 各闪存芯片厂商的制程能力已达到纳米级，其中 Micron更是达到了 34nm 的制程，单个闪存芯片的容量最大为 4GB，因受芯片尺寸及制程能力的限 制，单个芯片的容量再次提升有专门大难度，因此要达到高容量的 USB模 块时需要将闪存芯片进行3D堆叠 下，达到:USB 块时需要将闪存芯片进行3D堆叠 下， 达到:USB容量的扩充，满足市场的 我公司目前已完成8层的芯片堆叠 p- ■ 1 薄至75um厚度） M保证在USB产品外形不变的前提 需求。 的工艺技术的研发（12英寸晶圆减 装工艺 在SiP封装产品中不仅需要集|成多颗芯片，—有时［ 颗的被动元器件（包括电容、电感、电阻）,。然而由于封装的 ■要