第六章多采样率数字信号处理.pptVIP

第六章多采样率数字信号处理 传统ADC的缺点 有采样定理，对于一个模拟信号，要想从它的离散数据点中得到原先信号的全部信息，则采样频率最小为信号最大频率的2倍。这样，在信号的fh很大的时候，要求的采样频率就十分巨大，不容易应用传统的ADC来实现，比如一个最大频率为500MHz的模拟信号，要想从其离散点中把此信号的信息完全恢复出来，则其最小采样频率为1000MHz（1G采样点/s），即采样时间间隔为10-9s，这样就对ADC硬件设备要求较高，而且采样的时间间隔太小，难以控制准确的采样时刻。 第六章多采样率数字信号处理 多路并行采集系统 多路并行采集系统应用现有的一些低速率采样设备来实现较高速的采样，也就是应用一些现有的ADC来实现高速采样系统，这样可以在单片ADC性能不高的情况下使系统整体性能有很大的改善，大大提高数据采集的速度和精度。 如为了实现上述1G采样点/s的抽样率，可以采用10片采样速率为100M采样点/s的ADC分时轮流对模拟信号进行采样，相邻两片ADC之间有一个时间的延迟。这样每片ADC的采样速率将为系统总采样速率的1/10，最后总的采样速率为1G采样点/s。 用这10个ADC来实现10x100M采样点/s= 1G采样点/s的信号数模转换的实现框图如下图所示。 第六章多采样率数字信号处理 多路时间交织的并行采集系统结构 图1中有M个同样的ADC子系统，它们按照并行的方式工作，每个子系统以MT为周期采集并数字化输入信号，即每个子系统的抽样率为1/MT。尽管所有的子系统用一个系统时钟来驱动，但是采样点在时间上交错排列的，即在时间上它们是交织在一起的，如子系统m+1的采样时刻落后于子系统m的采样时刻T秒（见图2）。在这些并行的采集与ADC后是复用序列，它以1/T的速率采集从A/D转换器中输出采样点。因此应用M个并行的子系统就可以有效地把抽样率从1/MT提高到1/T，从而实现了由低速ADC来采集高速数据点。 然而，在进行采样点的数据交织的过程中，由于时间不能精确匹配，所以将引入误差，引入的误差会影响系统的分辨率以及应用范围。 第六章多采样率数字信号处理 基于抽取和内插的ADC 乃奎斯特ADC在一个单独的采样间隔内完成准确的量化，而基于过抽样率的ADC一般是把输入端的过采样点粗略量化后，再经过数字域的抽取过程使之达到一个低的抽样率，在此低的抽样率上得到更加准确的对输入采样点的估计，这种估计所得到的结果和应用乃奎斯特转换器所得到的结果是一样的。 若不考虑量化影响，应用过采样的方法可以对混叠滤波器的设计带来好处。为了说明这一点，考虑典型的数字音频信号，信号通过一个乃奎斯特取样器，然后用两倍的过采样的方法来达到对信号的估计。在下面的讨论中，认为乃奎斯特采样器可以在理想状态下工作。 6.7.2多采样率信号处理在ADC中的应用 第六章多采样率数字信号处理 基于抽取和内插的ADC 从乃奎斯特转换器输出的数据采样点是以至少2倍的信号最大频率被采集的。例如，一个抽样率为fs=48kHz的乃奎斯特ADC可以允许最大24kHz的信号通过而不产生混叠现象。但是因为电路限制，实际可以通过的最大频率大约是22kHz，同时乃奎斯特ADC中抗混叠滤波器要求其在过渡频率范围内有扁平的响应，并且没有相位失真（如在数字音频中的20kHz）。为了防止信号的失真，同时要达到16位的分辨率，所有的频率范围在24kHz以上的信号频率必须被削弱至少96dB。 这些要求对于模拟低通滤波器来说是不容易达到的，下图分别给出了乃奎斯特ADC对模拟滤波器响应和抽样率为48kHz的数字信号的数字域频谱。 第六章多采样率数字信号处理 基于抽取和内插的ADC 而对于同一个数字音频信号，若以2倍的抽样率2fs=96kHz抽取，抗混叠滤波器只需要除去信号频率在74kHz以上的频率的信号就可以了，中间过渡带的频率范围是52kHz（从22kHz到74kHz），所以滤波器可以有平滑的响应，这相比前面的滤波器来说更加容易实现-96dB。由于最后需要的抽样率是48kHz的数据，因此可以用多抽信号处理中的抽取器来把信号的抽样率从96kHz降低到48kHz的抽样率。相对于抗混叠滤波器是在模拟频率域实现来说，这个抽样率转化滤波器是在数字域实现的。 下图分别给出了模拟抗混叠滤波器的要求、数字域的频率响应、数字抽取滤波器的频谱要求。 第六章多采样率数字信号处理 基于抽取和内插的ADC 应用多抽样信号处理中的抽取器和内插器可以实现以上的过采样过程，并且滤波器实现起来比较容易。以下给出在实现数据的采集过程中应用过采样的