《单片机原理及应用技术》课件 项目二 MCS–51单片机入门——流水灯模拟系统设计.pptxVIP

;MCS–51单片机入门;任务1;MCS-51的外部引脚;1．电源与时钟引脚;2．控制引脚;PSEN（Program Store Enable，29脚）：外部程序存储允许输出端，片外程序存储器读选通信号，低电平有效。CPU访问外部程序存储器期间，PSEN端在每个机器周期中两次有效。负载驱动能力为8个LSTTL器件。 EA/VPP（Enable Address/Voltage Pulse of Programming，31脚）：外部程序存储器地址允许输入端。当EA为高电平时，CPU执行片内存储器指令，当程序计数器PC（Program Counter）的值超过0FFFH时，将自动转向执行片外程序存储器指令。当EA为低电平时，CPU只执行片外存储器指令。对于片内RAM编程时，VPP作为编程电压的输入端。 RST/VPD（9脚）：复位信号输入端。晶振工作时，在此引脚上保持两个机器周期的高电平将使单片机复位。第二功能为备用电源的输入端，当主电源Vcc掉电，VPD将为片内RAM供电，以确保RAM中的信息不丢失。;;2．中央处理器CPU;① 程序计数器PC;② 数据指针DPTR;;④ 指令寄存器IR;（2）运算器;③ 通用寄存器B;;;用户可以通过对PSW整字节操作或用位操作指令改变RS1与RS0的状态信息，来切换当前工作寄存器。通过切换工作寄存器组，可以提高中断处理时保护现场和恢复现场的速度。 如执行指令： MOV PSW， 则RS1、RS0两位的值为10B，工作寄存器切换到2组，当前工作寄存器的物理地址为10～17H。 单片机复位后，PSW，CPU选择第0组为当前工作寄存器。;;任务2;片内程序存储器;CPU访问片内外存储器还是片外存储器是由EA引脚的电平决定的。当该引脚为高电平（即EA=1）时，表示单片机复位，CPU从片内存储器的0000H单元开始读取指令。若指令地址超过0FFFH（4K），CPU将自动转向片外程序存储器读取指令。当该引脚为低电平（即EA=0）时，CPU只能从片外存储器读取指令。有些单片机片内没有程序存储器（如8031），则使用时EA引脚必须接地。;;;下表为片内数据存储器位地址分配表。;字节 地址;2．特殊功能寄存器SFR（Special Function Registers）;续上表：;续上表：;续上表：;续上表：;续上表：;这些SFR主要分布在以下几个功能模块中。 CPU：包括6个SFR，分别是A、B、PSW、SP、DPL和DPH。其中2个8位寄存器DPL和DPH组成16位的DPTR。 中断控制???包括2个SFR，分别是IE和IP。 定时器：包括6个SFR，分别是TCON、TMON、TL0、TL1、TH0和TH1。其中8位寄存器TL0和TH0组成T0，TL1和TH1组成T1。 并行接口：包括4个SFR，分别是P0、P1、P2和P3。 串行接口：包括3个SFR，分别是PCON、SCON和SBUF。 CPU和并行接口模块的SFR在前面已经进行相关讲解，中断控制、定时器和串行接口模块的SFR将在后面相关的内容中进行讲解。;3．片外数据存储器;任务3;寄存器和锁存器;1．P0端口～（39～32引脚）;B;① 数据输出;② 数据输入;读锁存器;（2）P0口作为地址/数据总线;2．P1端口～（1～8引脚）;3．P2端口～（21～28引脚）;P2口作为I/O端口使用时，多路开关的控制信号为0（低电平），多路开关与锁存器的Q端相接，数据输出与输入工作过程与P0端口作为通用I/O口时相似，这里不再赘述。;4．P3端口～（10～17引脚）;（1）P3口作为通用I/O口;① 数据输出;I/O端口的负载能力;任务4;单片机的工作过程是执行各种不同指令的过程，而指令的执行最终会转化为一系列的微控制信号来完成各种需求。单片机系统的运行需要各种微控制信号的动作有一个严格的先后顺序，即单片机的时序。时钟电路产生的时钟信号是时序的时间基准，机器周期和指令周期是描述时序的单位。;;外接时钟电路是把外部已有的时钟信号引入单片机内，如图所示。采用这种方式可以使单片机的时钟与外部信号保持同步。;1．时钟周期;时钟脉冲控制着单片机的工作节奏，对同一种机型的单片机，时钟频率越高，单片机的工作速度就越快。但是，由于单片机硬件电路和器件的限制，时钟频率是有一定的限制。8051单片机的时钟范围是～12MHz。;2．机器周期;软件设计;这里通过一些典型指令来学习单片机的取指令时序。一个机器周期中出现两次ALE信号，信号有效宽度为一个S状态，每出现一次该信号，单片机进行一次读指令操作，如图所示。;1．单字节单机器周期指令;3．单字节双机器周期指令;任务5;;2．复位电路;（2）按键复位;3．复位后寄存器的状态;程序执行方式是