数电实验(软件工程).pptxVIP

数字电路与逻辑设计实验;一、实验目的和要求;一、实验目的和要求;二、预习;三、上课;三、上课;四、写实验报告;五、实验考试 ;六、所用主要仪器;实验一 TTL与非门的静态参数测试;2、实验箱（电位器） 3、万用表 4、示波器 二、实验内容 每块74LS00包含4个与非门，前面的内容选其中的一个进行测试。 高电平输入电流IIH较小，难以测量，测不出则以0μA记录。;集成电路的功耗和集成密度密切相关。功耗大的的元器件则集成度不能很高。 当输出端空载,门电路输出低电平时电路的功耗称为空载导通功耗Pon。当输出端为高电平时，电路的功耗称为空载截止功耗Poff。平均功耗P=(Pon+Poff)/2。例如74H系列TTL门电路，平均功耗为22毫瓦。而CMOS门电路平均功耗在微瓦数量级。;电压传输特性;平均传输延迟时间tpd 用七个与非门构成环形振荡器;实验二 组合逻辑电路分析与设计;实验二组合逻辑电路分析与设计 ;二、实验内容 1、设计;;接0-1显示器;;;电压波形图之间相位测试 两路输入， Vertical Mode 置Alt Triggering Mode 置AUTO，或NORM Triggering Mode 置CH1或CH2 如果波形图不稳或不出现则可调LEVEL;CP;下周实验;实验三 利用MSI设计组合逻辑电路;74LS151实现的逻辑关系;CP;内容二： 1、原理： ;3、线路连接，按教材提示连接。注意：地址输入端A、B、C与A2、A1、A0的连接顺序。 4、静态测试 地址输入端接模拟开关，输出端接0-1显示器。对照真值表检测。 5、动态测试 用74LS197连接成8进制。其输出作为地址输入端。观测记录输入输出波形。;A0 A1 A2;实验三利用MSI设计组合逻辑电路;实验四 译码显示电路;（1）S1=S0=0，保持原来的状态不变 （2）S1=0，S0=1，右移 DSR为右移送数端，当脉冲到来时，其状态变化情况。 DSR→Q0→Q1→Q2→Q3;（2）S1=1，S0=0，左移 DSL为左移送数端，当脉冲到来时，其状态变化情况。 Q0 ← Q1 ← Q2← Q3 ← DSL;（3）S1=1，S0=1，并行送数 D0、D1、D2、D3为并行送数端，当脉冲到来，其状态变化情况。 ; 设计灭灯电路。当输入为伪码即输入为1010—1111时，时灭灯输入IB有效即IB=0，显示电路灭灯。;4 设计伪码灭灯电路 自己设计。; Ya Yb Yc Yd Ye Yf Yg 74LS48 A3 A2 A1 A0 LT IBR;实验五 组合电路中的竞争与冒险; 1、F=AB+BCD+ACD 要求只有原变量输入即实现时不能用模拟开关的反变量，要实现反变量，用非门。没有非门，可用与非门。要能观察到竞争冒险现象，实现时应尽可能使同一变量的经过两条路径到达同一点时，两条路径相差的门数尽可能多。;3、静态测试验证真值表。 4、观测A的险象。;5、6、判断险象是否影响下一级电路的正常工作，应看毛刺的幅度大小。;实验六 同步计数器的设计;实验内容二 一、设计 （1）根据实验要求可以的该特殊十二进制计数器状态转换图。 0001→0010→0011→0100→0101→0110 ↑ ↓ 1100←1011←1010←1001←1000←0111;（2）确定电路所需触发器数目 有效状态为m=12，求所需触发器数目n。 2n≥m=12 可得n=4 （3）画出次态卡诺图;（4）求出每个触发器的状态方程;(5)求各触发器的驱动方程;（6）检查自启动;（7）画出逻辑图 ;二、实验 1、电源：一般为5 ± 0.25V （1）如果将电源接入电路后稳压源为零及指示灯暗，而将电源连线拔出，则稳压源正常及指示灯变亮，则可断定，你连接的电路中有短路现象。 （2）如果低电平时“0-1”显示器微亮，高电平时更亮，则可断定接地有问题。 2、时序逻辑器件，不能以悬空代替高电平。 3、时序逻辑器件的清零端和置1端。如果是低电平有效，则正常工作时这两端都接1。反之如果是高电平有效，则正常工作时这两端都接。0。 4、用示波器观察和记录波形：一般是比较两个波形的相位关系。 待观察信号分别接入CH1、CH2 Vertical Mode 置“ALT”;Triggering Mode 置“NORM”或“AUTO” Triggering Source，置CH1或“CH2” 若波形不显示或不稳定则可调“LEVEL” 5、电路故障： （1）电源、接